《微机原理、汇编语言与接口技术》复习练习题与答案本文简介：1《微机原理与接口技术》复习练习题与答案一、填空题1、CPU内部结构按功能分为两部分，即由执行单元和总线接口单元组成。2、若CPU的数据线宽度为16位，则它的字长为16位；地址线宽度为20位，则它的寻址空间为1MB。3、8086CPU为了适应各种应用场合有两种工作模式，即是最小模式

《微机原理、汇编语言与接口技术》复习练习题与答案本文内容：

1《微机原理与接口技术》复习练习题与答案

CPU内部结构按功能分为两部分，即由

2、若CPU的数据线宽度为16位，则它的字长为

位；地址线宽度为20位，则它的寻址空间为

3、8086CPU为了适应各种应用场合有两种工作模式，即是

4、CPU复位后，CS的内容为

5、8086的16位标志寄存器包括

6、计算机的I/O端口地址的编址方式有

7、CPU与外设间有4种I/O信息传送方式，即

直接存储器存取（DMA）

8、若某输出外设的I/O接中的数据端口地址为100H，要将字节数据从8086CPU输出到外设的指令是

9、响应可屏蔽中断INTR的条件是控制标志IF=

10、若8253的某一计数器用于输出方波，该计数器的工作方式为

；若该计数器输入频率为100KHz，输出方波频率为10KHz，则计数初值应设为

11、串行通信协议分为

单位时间内传送二进制数据的位数

组成的系统中，存储器分

8088工作于最小工作模式时，控制总线由

产生，工作于最大工作模式时，控制总线由

数据的并行I/O方式是以

为单位进行传送；数据的串行I/O方式是以

从地址/数据复用线中分离出地址信息需用逻辑芯片

，地址/数据复用线中的双向数据传送需用逻辑芯片

中断优先权管理的方法有

若8253的某一计数器用于输出方波，该计数器的工作方式为

；若该计数器的输入频率为100KHz，输出方波频率为10KHz，则计数初值应设置为

在8259初始化控制字中，

8237A的四种工作方式为

串行通信线路有三种连接方式，即

24、8086CPU时钟频率为5MHZ时，它的典型总线周期为

25、可编程定时/计数器8253内含

个计数器，每个计数器的三个引脚为

26、8255有多种工作方式，

27、8086CPU寻址外设为独立编址方式，使用专门的I/O指令为

连接多个装置或功能部件的一组公共信号线

30、根据中断请求来自外部或来自内部，中断分为

31、某微机系统采用一块8253芯片，时钟频率为1MHz。若要求通道0工作于方式3，输出的方波周期为0.5ms，则计数值应设定为__500__，通道控制字应设定为___36H_或37H

32、8086的中断向量表位于内存的_00000H～003FFH_区域，它可以容纳_256__个中断向量，

CPU引脚状态是M/=1，=1，=0，则此时执行的操作是_存储器的写操作。

34、多片8259A级联时，主片必须采用的嵌套方式是

35、8251芯片中设立了_奇/偶错____、__帧格式错

和__溢出错__三种出错标志。

7_个可编程的寄存器，它们分别用于接受CPU送来的_初始化

命令字和__操作__命令字。

37、8086CPU的引脚的作用是__决定CPU工作在什么模式(最小/最大)__。

38、8086中引脚BHE信号有效的含义表示__高8位数据线D15~D8有效__。

39、一个串行异步通信的字符格式由一个起始位，7个数据位，一个奇偶效验位和一个停止位构成，若每秒传送240个字符，则数据传送的波特率是__2400Bd__，传送每位信息所占用的时间是__0.417ms__。

41、汇编指令通常包括

1、CPU与慢速的存储器或I/O接口之间为了使速度能匹配，有时需要在（

）状态之间插入若干个等待周期TW

；C、T3和T4；D、随机。

2、在并行可编程电路8255中，8位的I/O端口共有（

3、可编程定时/计数器电路8253的工作方式共有（

4、8086系统中外设请求总线控制权是通过控制线（

5、可用作总线控制器的接口芯片是（

机的有效I/O端口地址范围是（

7、当微机系统工作在DMA方式时，该系统的地址信号是由（

的中断向量在中断向量表的首址为（

9、8259的中断屏蔽寄存器为（

CPU对存储器访问时，地址线和数据线的有效时间关系为（

通常一个外设的状态信息在状态端口内占有（

）时刻采样READY信号，若无效在T3和T4之间插入Tw。

CPU中断优先级顺序为（

若总线频率为8MHz，32位数据传送，总线带宽为（

当微机系统工作在DMA方式时，该系统的地址信号是由（

分辨率为16位的DAC能给出满量程电压的（

RS－232标准定义的表示数据信号逻辑“1”的电平为（

A.＋5V～＋15V间任一电压B.－15V～－5V间任一电压

21、用8259A管理优先级时，当一个中断请求服务结束后，其中断源的优先级降为最低，其余中断源优先级也相应变化，这是一种（

22、异步通信方式的时钟频率可以选择波特率的(

23、8255A的方式选择控制字应写入（

24、两片8259A构成级联方式的中断控制器,可连(

)信息锁存在外部地址锁存器中。

26、若8259A工作在优先级自动循环方式，则IRQ3的中断请求被响应并且服务完毕后，优先权最高的中断源是（

27、最小模式下，数据收发器进行数据接收时，和引脚分别为（

28、微处理器与外设传送数据的过程中，只由硬件完成不需软件支持的方式（

30、设串行异步通信时，数据传送的速率是400字符／秒，每个字符为12位二进制数据，则传送的波特率是

2、规则字即存放字数据的存储单元地址必顺为偶地址（

3、IP中存放的是正在执行的指令的偏移地址（

5、ADC0809是8位逐次逼近型A/D转换芯片（

7、DMA传送方式无需CPU干预,直接进行数据传送

8、8295的特殊屏蔽方式，对低于正在服务中断程序的中断请求给予响应处理

9、8253在工作方式设定时总是先写计数初值再写控制字（

10、异步通信数据传送速率要比同步通信的低（

12、一个I/O接口中必须要有数据、控制和状态端口。（

10H时，中服程序的入口地址在00040H开始存放。（

14、异步串行通信中加入奇偶校检位具有纠错功能。（

15、ADC0809可对8路模拟信号同时进行A/D转换。（

16、显示器内存是双端口内存。（

17、可编程定时/计数器8253中含三个独立的16位计数器。（

18、在8259级联系统中，作为主片的8259A的某些IR引脚连接从片，同时也可以在另一些IR引脚上直接连接外设的中断请求信号端。（

19、8253的计数器在不同的工作方式中，计数到0时，都会从OUT

输出一个相同的波形信号。（

20、8251的溢出错误指示CPU还未取走前一个数据,接收移位寄存器又将接收到的一个新数据送至输入缓冲器。（

21、对于非屏蔽中断申请，CPU响应条件为CPU允许中断和执行完现行指令。（×）

22、用软件确定中断优先权时，只要改变查询的顺序，即可以改变中断的优先权。（

23、8259级联特殊全嵌套方式,从片向主片发出连续两次以上中断请求不处理。

24、总线控制器8288专门用于8086最大模式下产生控制信号。（

25、8253工作在方式0时，计数过程结束能自动装入计数初值继续进行计数。（

27、通常并行I/O接口的速度比串行I/O接口的快。（

28、堆栈操作应满足先进先出原则。（

1、8086CPU分为哪两个部分？各部分主要由哪些部件组成？主要进行哪些操作？

答：8086CPU按功能结构来说，主要由总线接口部件BIU和执行部件EU组成。总线接口部件的作用是负责与存储器或I/O端口传送数据，总线接口部件主要包括：4个段地址寄存器；一个指令指针寄存器IP；一个20位地址加法器；6字节指令队列；内部通信寄存器和总线控制逻辑。执行部件的作用是执行指令，主要包括：8个16位通用寄存器（AX、BX、CX、DX、SP、BP、SI、DI）；标志寄存器FLAGS；算术逻辑运算单元ALU和EU控制系统。

2．为什么CPU与外设交换信息需要通过专门的I/O接口？

答：由于计算机外设的种类繁多，包括光、机、电、声和磁等外设。它们的工作速度高低不一。外部设备所处理的信息格式也有多种形式，有串行也有并行，有数字式也有模拟式，有标准的逻辑电平信号也有非标准的逻辑电平信号。因此，CPU与外设交换信息是比较复杂的。因此外部设备不能直接接到计算机的系统总线上，而必须通过专门的I/O接口才能实现二者之间的相互通信，即I/O接口是CPU与外设间的桥梁。

3．简述微机（8086）系统的中断处理过程？

答：微机系统中断处理的基本过程应包括：中断请求、中断优先级判别、中断响应、中断处理及中断返回等五个基本阶段。

4、什么是是总线？它如何分类？

答：总线是连接多个装置或功能部件的一组公共信号线。总线的分类方法有以下几种：按数据传送格式分类，按时序控制方式分类，按所处的位置和功能分类，按传送信息类型分类。

按数据传送格式，总线可分为串行总线与并行总线。按时序控制方式，总线可分为同步总线（含同步扩展总线）与异步总线。按所处的位置和功能，可分为CPU内部总线、系统总线、局部总线和外部外部总线。按传送数据类型，可分为地址总线、数据总线、控制总线。

CPU的最小和最大工作模式的主要不同点？

答：CPU的控制线应用方式不同：在最小工作模式下，计算机系统的所需的控制线由CPU直接提供；在最大工作模式下，CPU仅为计算机系统提供必要的控制线，而系统所需的控制线由专用芯片总线控制器8288产生。计算机系统复杂度不同：在最小工作模式下，计算机系统仅用单处理器（8086）组成，系统结构简单且功能也较小；在最大工作模式下，计算机系统由多处理器组成，除8086CPU外，还有总线控制器8288和协处理器8087。

什么是统一编址，分别编址?

答：统一编址：存储器单元地址和I/O端口地址在同一个地址空间中分配。由于I/O端口地址占用存储器单元地址，减少了存储器的寻址空间，访问存储器单元和I/O端口可用相同的指令；分别编址：存储器单元地址和I/O端口地址在不同的地址空间中分配。存储器和I/O端口都独立且较大的寻址空间，CPU需要用门的控制线来识别是访问存储器还是访问I/O端口，访问存储器单元和I/O端口要用不相的指令。

什么是硬件中断和软件中断？在PC机中二者的处理过程有什么不同？

答：硬件中断是外部设备通过向CPU的中断请求线输入电信号来来获得中断请求；软件中断是处理机内部识别中断请求，如内部异常中断或指令中断。

硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。

串行总线的类型及特点？

答：串行总线分为串行异步总线和串行同步总线等两类，它们的共同点是信息按位方式在单线上顺序传送，特点是：

串行异步总线：在传送的“字节”信息中各位间有相对的时间关系，但“字节”与“字节”这间无任何时间关系。

串行同步总线：在传送的信息中，字节内位与位之间，字节与字节之间与同步时钟有严格的时间关系。

输入接口常接有三态缓冲器，而输出接口常接有锁存器，试述其理由？

答：为了协调高速CPU与慢速的外设之间的速度匹配，以及避免数据的丢失，接口中一般设有数据锁存器或缓冲器。

在输出接口中，一般都要安排锁存器，以便锁存输出数据，使较慢的外设有足够的时间进行处理，避免数据丢失，而CPU和总线可以回头去忙自己的其它工作。

在输入接口中，一般需要安排缓冲隔离环节，如三态门。特别是当有多个外设与CPU进行数据交换时，只有当CPU连通时，才允许某个选定的输入设备才进行数据传输，而其它外设此时和数据总线隔离，避免干扰数据的传输。

10、8253内部有几个独立的定时/计数器？各是多少位？它们的CLK端、OUT端和GATE端的作用分别是什么？

答：8253有3个独立的定时/计时器，都是16位，每个计数器有三个引脚CLK端、GATE端和OUT端，三个计数器功能完全一样。

CLK是脉冲输入引脚，计数器对该引脚输入的脉冲进行计数；GATE是门控脉冲输入引脚GATE=0禁止计数器工作，GATE=1则允许计数器工作；OUT为计数到O/定时时间到输出引脚，当计数到0时，根据不同工作方式输出不同形式的信号。

11、在通常的输入传送中，为什么输入接口仅用缓冲器而不用锁存器？

答：在输入数据时，因简单外设输入数据的保持时间相对于CPU的接收速度而言较长。因而输入数据通常不用加锁存器来锁存，可直接使用三态缓冲器与CPU数据总线相连即可。

12、在输出传送中，为什么输出接口必须要锁存器？

答：在CPU在输出数据时经过数据总线的时间是很短的，因而需要使用输出锁存器把要输出的数据保留，即用锁存器将数据锁存后输出给外设。

3、设寄存器AL，BL，CL中内容均为76H，

执行上述指令序列后，(AL)=

当程序段执行完后AX=

异步通信,当波特率为4800时，１字符帧包含１个起始位、7个数据位、2个停止位（无校验位）共10位，试求传输2KB的数据所需时间为多少？

解：位周期=1/波特率=1/4800（秒）

传送总位数=10*2*（位）

所需时间=位周期*传送总位数=1/=4.27(秒)

2、异步通信,当波特率为9600时，对１字符帧为１个起始位、7个数据位、2个停止位（无校验位）。试求每秒钟最多传输多少个字符？

解：1字符帧总位数=1+7+2（位）

1秒传输的位数=波特率=9600（位）

3．初始化8259A的控制字如下:

试分析:(1)单片还是级联

(2)中断类型号码范围

(2)中断类型号码范围

4、初始化8259A的控制字如下:

试分析:(1)IR的触发方式

(2)中断类型号码范围

解：(1)IR的触发方式

(2)中断类型号码范围

5、指出下列程序段的功能，并加上具体注释

;DS为中断服务程序INTP的段地址

DX为中断服务程序INTP的偏移地址

程序段的功能是使用25H功能调用将中断向量写入中断向量表中。

某中断程序入口地址为H,中断向量号为08H，问放置在中断向量表中什么位置是？入口地址在向量表中如何放置？

解：中断向量地址＝中断向量号×4＝08H×4＝20H

中断程序入口地址在00020H开始的四个单元存放的顺序是：56H,04H,00H,23H

某系统中8253占用地址为100H~103H。初始化程序如下：

试问：j此段程序是给8253的哪一个计数器初始化？安排工作在哪种工作方式？___；

k若该计数器的输入脉冲的频率为1MHZ，则其输出脉冲的频率为：___________。

j因为控制字为：16H＝00

0110B（计数器0，只读写低位字节,方式3，二进制计数）

试问：（1）8259A占用____个端口地址，分别为_

_，其中ICW1的设置地址为_

（2）8255A占用_____个端口地址，分别为_

____，其中控制寄存器的地址为_______。

分析I/O端口地址为300H的译码逻辑，再画出逻辑电路图。

地址为300H的地址线逻辑电平是：

采用门电路进行地址译码

（可以选用多种门电路形式）

;用C口置/复位控制字使PC1=1

;设置计数器初值为26

;不为0，则PC5=1，打印机正忙，等待

;打印机不忙，则送字符给A口

;使PC1=1，则得一个负脉冲输出

;26个字符未输完，则继续

4、某PC机应用系统以8255A作为接口，采集8位开关S0～S7的状态，然后通过一组发光二极管LED0～LED7显示出来（Si闭合，对应的LEDi亮）。电路连接图如下图所示。

（1）写出8255的四个端口地址；

（2）写出8255的方式控制字（未用的位设为0）；

（3）编写实现给定功能的程序段。

附：8255A控制字格式：

D0：C口低4位方式，0—输出、1—输入

D1：B口I/O方式，0—输出、1—输入

D2：B口工作方式，0—方式0、1—方式1

D3：C口高4位方式，0—输出、1—输入

D4：A口I/O方式，0—输出、1—输入

解：（1）由图可知，当时，74LS138的输出低电平，选中8255A。由此可知：

（2）A口工作在方式0输出、B口工作在方式0输入，C口空闲，所以8255A的工作方式控制字为：82H。

；读开关状态（断开为1，接通为0）

；输出（1灯亮，0灯灭）

5、某系统中8253地址为340H～343H，输入频率为10MHZ脉冲信号，输出为1HZ，占空比为1:1的脉冲信号（方波），请写出初始化程序并画出相应电路图及地址译码连接图。(12分)

地址总线只用A0～A9，控制线用IOR、IOW，译码器可采用逻辑电路与LS138译码器的组合；

8253的工作方式字如下图。

解：（1）电路图及地址译码连接图如下：

当时，74LS138的输出低电平，选中8253。由此可知：

8253的计数器0、计数器1、计数器2及方式控制口地址分别为：340H、341H、342H、343H。

又因为CLK频率为10MHz，要求在OUT端产生频率1Hz的脉冲，此时计数值为，超过一个计数通道的范围，要把2个计数通道串联起来使用。

CNT0：方式3，16位计数值为

CNT1：方式3，16位计数值为

8253初始化程序段如下：

；8253方式控制字端口地址

；写入计数器0的计数初值低8位

；写入计数器0的计数初值高8位

；8253方式控制字端口地址

；写入计数器1的计数初值低8位

；写入计数器1的计数初值高8位

6．某微机系统中8253的端口地址为250H～253H，如何用该定时/计数器将1MHz的脉冲变为1Hz的脉冲？画线路连接图，并编写初始化程序。

解：（1）分析：CLK频率为1MHz，要求在OUT端产生频率1Hz的脉冲，此时计数值为1000000，超过一个计数通道的范围。可将计数器0、1串联，工作方式都均为方式3，计数初值分别为1000和1000。

（2）确定计数初值：N=1MHz

16位二进制计数，方式控制字=B

16位二进制计数，方式控制字=

8253初始化程序段如下：

；8253方式控制字端口地址

；写入计数器0的计数初值低8位

；写入计数器0的计数初值高8位

；8253方式控制字端口地址

；写入计数器1的计数初值低8位

；写入计数器1的计数初值高8位

一、单项选择题（在下列每小题的四个备选答案中选出一个正确的答案，并将其字母标号填入题干的括号内。）

1、X86微机将内存空间分为若干个逻辑段，每个段的容量为（ D ）

3、寄存器（ D ）不能被分割为高字节和低字节

4、8086微处理器可寻址访问的最大I/O空间为（ B ）

5、下列指令中正确的是（ B ）

7、下列输入输出传送方法中，无需CPU控制也不经过CPU的是（ D ）

A．无条件传送B．查询传送C．中断传送D．DMA传送

8、中断请求中，（ B ）具有最高优先级

9、可编程计数/定时器电路8253的工作方式共有（ A ）个

11、下面的中断源中，只有___B___需要硬件提供中断类型码

12、可编程通信接口芯片8251A支持（ D ）

13、CPU的中断允许位IF值为0时的作用是（ A ）

A. 禁止CPU响应可屏蔽中断

C. 禁止CPU响应ＤＭＡ请求

D. 禁止CPU响应非屏蔽中断

14、若由1K×1位的RAM芯片组成一个容量为8K×8位的存储体时，需要的芯片数为（ C ）