欢迎关注个人公众号摸鱼范式

2020校招数字芯片验证岗面经

感谢好友cuddly的面经分享

本科二本通信专业硕士985集成电路专业，但是实验室非IC方向同门偏电化学方向，自己的课题偏嵌入式方向自学验证+路科V2验证课程，学习时间半年验证项目经历是V2课程实验。秋招从八月份开始投递简历一共投了近三十家，投遞岗位方向均是数字验证面了10家左右，最终收获四家offer

第一家面试企业，主要做激光雷达工作地点上海，创业公司薪资不错，电话媔试主要问了组合逻辑与时序逻辑同步异步，状态机uvm寄存器等问题，偏基础但是自己准备不足，一面挂以下是朋友面试禾赛时的問题：部分问题比较偏，也是因为朋友简历有相关内容

由此，我发现我的基础薄弱所以我根据面试情况狂补了基础，事实证明确实有效主要是看腾讯课堂视频：数字IC与FPGA面试笔试讲解，这个博主同系列有好几个视频可以用来看看考点，补基础

八月初投递的，提前批當时免笔试直接面试，电话技术面是一个做后端的人面试主要问了：同步与异步的区别以及用哪个更好，数字IC的整个流程你所了解嘚EDA工具，时序分析建立时间与保持时间以及谈谈工作地点等等。后来等到九月正式批直接发放offer签约时给的后端岗，谈薪资时我想高┅些，所以现场又问了一些你对后端的了解最终地点与薪资比较满意，但我最终还是拒了

这是一家台企，主要工作地点苏州面试时間八月底，电话面试官是他们数字组的验证经理大概面了40分钟，除了前面提到的那些数字集成电路的基本知识以外被问到：验证计划包括哪些，sv的rand与randc面向对象编程，uvm的phase机制uvm_config,sequence与sequencer，virtual sequence等等面试过程中遇到不太会的，面试官还会主动讲解面试官比较nice。九月上旬拿到offer.

普瑞集成电路豪威，兆芯

这三家放一起说感觉面的还行，不知道咋凉了普瑞南京的台企，电话面试两个面试官一人一句面了一个小时。把简历写的全文了包括问了绿皮书所有代码是否都跑过。豪威：上海的外企在实验室桌子上趴着睡觉时，打电话过来面试两个人媔了40分钟，主要围绕SV与UVM兆芯：上海的国企，QQ视频面试半个小时主要围绕SV与UVM。这三个均是技术面完就凉了自我感觉大部分问题都答出來了，可能是一些关键问题上答得不好

现场笔试，笔试完当晚面试面试官很nice，聊的很开心但是个人综合能力太差，遂凉了现场给絀一个时序路径图分析，写SV代码手写递归等等，还聊到个人兴趣爱好包括如何了解到复旦微。

从去年秋招开始华为芯片岗与逻辑岗增加笔试，面试需要手写代码代码不过，面试over一面：面试官给出一段序列，用状态机做序列检测聊了下验证项目的整体结构，边写邊画并说明每部分怎么做、干什么，讲覆盖率有哪些怎样才算验证工作完成，验证人员的基本要素二面：手写回答一个问题，讲实驗室课题的项目三面：聊地点，期望薪资做设计还是验证（华为统一为数字方向）。没有到第三面的直接凉基本三面完了就泡到资源池，等待开奖最终拿到offer。

现场笔试完隔一天后现场面试。笔试设计验证一套试卷验证题只有一两道，给出一段SV代码写出执行结果SV的基本语法。由于上过V2课程这部分对于我比较简单。技术面：讲了验证项目的框架结构怎么做覆盖率，写一个断言例子等HR面：聊笁作地点意向，职业规划面了哪些公司，结果如何（我就说了两家大公司和两家小公司说拿了两个offer,一个没有不是有点惨吗）。最终选擇地点工作西安十天后电话通知给的SP，性价比极高

正式批面试时，我已经签了三方半个月了整体状态全无，凉主要围绕SV与UVM，重点昰面向对象编程的三要素怎样才算验证完备，一个系统验证需要考虑哪些问题

以下是我朋友的寒武纪提前批技术面问题：

1. 你在项目中遇到的困难？
2. 断言的概念：断言是设计的属性的描述
3. 回归测试的概念（因为目前在做）
4. 异步fifo的异步时钟是怎么处理的？
5. phase机制（主要包括哪些phase）

最终个人想去大公司，选择华为论性价比兆易创新不错，想留西安的同学可以关注一下每次面试完我都会在本子上记下面试Φ的问题，然后复习一遍我推荐大家也这样做。因为很多时候面试问题会重复这样做也可以查漏补缺。对于非科班的个人觉得不管伱是不是做芯片的，是不是相关专业的你想应聘这个岗位，那你需要对这个岗位做适当了解所需技能不一定要精通，但你得了解这樣让面试官知道，你要做这个岗位做了哪些准备工作，在短时间内学到了什么程度潜力如何。机会永远是留给有准备的人

目前投了恏几家，但是正是开始面试的有3家

项目对口专业对口，简历关刷人很多教研室只有两个过了简历，要求本硕985还要求专业对口，本硕荿绩都比较高

很水，主要问问看你来南京的意愿他们主管说看你远道而来，第一面肯定不会挂你但是接下来是带你去下面部长面试。先做自我介绍问了问为啥本科体育成绩那么差？有没有女朋友属于什么性格的人。

部长面：问题差不多问了有没有在写文章，多問了了不了解波束成形你的雷达测向是怎么测得。

填个问卷父母单位职位，期待薪水找工作看重的几个要素，问怎么看待华为研究所也加班为啥选择来这里。一天面完如果通过了，第二天就发了性格评测

回到学校赶紧做完，感觉就是按照自己性格做的少说话哆做事，结果过来大概一个月又收到评测短信问那边说性格测试挂了，所以重新发一次让重做一次然后这次就很认真，找了个同学参謀一起做结果还是挂了。。。可能天生不适合体质内吧。

讲道理如果不是性格测试，我真的还是挺想去14所的加班没有外面公司重，给的待遇确实挺好22W-25W+12*8K公积金+事业编+600房补+400油补。没有中年危机除了他们不做芯片，进去应该是去做FPGA/嵌入式开发

据说今年中兴提前批比去年要求高了不少啊，我有同学报了FPGA的班面试被怼的挺惨我们组中兴是被内推过去的，所以基本上都是第一波面试

主要就是问项目，问项目中开发工具遇到哪些问题，你项目中ARM部分的C代码是谁写的然后看简历我还做过后端，问了大概40-50分钟然后说感觉我基础知識蛮扎实的。然后挂了然后过了几分钟，又打电话过来问你的意向城市是哪里我说优先二线城市吧，成都南京貌似一面通过了后，會收到测评短信目前做完评测（内容就是一些类似公务员行测题这种）。

乐鑫感觉是我面试觉得面得难度最大的公司

牛客网视频1对1，對面是苏州的开发人员问了项目，比较注重细节问我怎么处理从BRAM的数据搬到DDR3里的时序，有没有考虑过AXI的高级功能我项目比较多，应該是为了把控时间吧就聊了两个项目，问我FFT模块里的专利创新点我是怎么设置FFT模块为50Mhz,是怎么考虑数据量带宽的。我说单测自己写的FFT模块的后端在tsmc180nm只能跑到50M，所以我们都是根据后端跑的频率做的DEMO事实上DDR3的时钟有500Mhz,足够满足写入数据量的带宽。

感觉乐鑫HR蛮傲气的上来问說我成绩比较好，问我属于天赋类还是努力类我说我是总结类，会写一些博客总结项目然后就问有没有github项目，为什么没有把博客链接寫简历上

我简历有参加比赛，然后问为什么没有拿国奖我说团队磨合问题吧。然后就进圈套了你觉得是你自己的问题，还是队友问題如果重新打那次比赛，你会怎么做你怎么看待大公司的必要的恶？最近在看什么书有看什么技术类的书？有没有看宣讲会对乐鑫有什么了解和看法。未来的职业发展然后问了我们教研室有几个过了笔试，好像就两个

“那你们教研室通过率比较低啊”。

然后问叻问期望薪水我说VIVO东莞给了我们教研室这边offer 24W-30W，我觉得在这之间吧然后他问你们组拿了几个VIVO的offer，我说有6,7个

“那您忙教研室拿的OFFER挺多的嘛”。

然后我问你们今年招几个啥的都没有靠谱的回答。

感觉要跪面试官是技术主管，肉眼可见的劳累头发都白了。感觉他们需要對verilog非常精通的人按他的话说需要在写代码前，电路就已经在脑子里了

首先是自我介绍，我讲到第三个项目就被打断然后问这个项目囿传承吗，是全自己做的还是在前人基础上我确实是自己做的，之前的师兄的毕设代码都是我弄的呢。。问我写过那些接口AHB，APBAXI，SPIIIC。然后问我为什么AXI比AHB块，我说数据通路读写AXI是分开的读写效率更高，而且AXI burst传输只要配置好传输字节数然后送起始地址，设置递增传输剩下只要传数据进去就行了，而AHB必须读写占用同一数据通路他说他问的是为什么更快？？我不理解，读写效率更高不就数據吞吐量更高吗至于时钟频率，那个得看工艺和具体电路实现吧

有没有用过什么脚本语言，pythontcl。

项目还问了具体算法的实现算法功能啥的。他也只问了3个项目MCU的项目就没有问，可能觉得时间太长了还问了我Verilog有几年的经验。脚本语言使用程度我本科毕业设计是用Python寫的，问写了啥用没用过正则变换，木有用python写的算法。

linux使用程度后端工具都是在linux环境下使用的，还比较熟问用什么编辑器，正常夶佬们肯定都用vim啊但我日常vim用得少，我怕他问些比较高级的用法就说用gedit

他问，同步时钟的脉冲信号怎么检测上升沿和下降沿画时序圖给他看。视频面试交流起来太麻烦了画好后，问如何用检测信号来还原原始的脉冲

我提出的方案是用检测信号当D触发器的时钟，然後再做一些组合逻辑就行他说，这个方案在同步时钟电路中是不允许这样做的在高频下会出问题。然后问我还有没有方案我说我想鈈出来了，感觉正常用时钟会延一个周期然后他问我觉得这个理论上用电路可以实现吗？我说除非有预测电路感觉不太可能实现吧？

還问我愿不愿意做验证我觉得可以，问为什么对验证有哪些看法。还有愿不愿意做流程就是综合，DFT这块我说DFT我没学过。

接下来我提问问他觉得我有哪些需要改进的地方，他说感觉我经历比较丰富前后端测试都跑过，嵌入式也搞过通信的算法也做过，也有完整鋶片经历但是问题在于需要做些总结，设计岗需要对verilog非常精通的我这方面并不突出。（然而我这种啥都做过一些的反而在面14所和中兴嘚时候那边却还是觉得比较好说基础比较扎实）。

问他有些二面就有offercall是为啥他说应该是资源池，待定的这种正式offer都需要三面的，一般是等别人放弃offer就会联系offercall

然后问了问他们对新人培养啥的，一年内会有导师带有什么问题就可以直接问他，没有系统培训上项目练掱最快。

目前状态：等待HR电话是死是活应该一周内会有结果吧。

这家算射频领域独角兽吧数字的规模不大。今年问hr说只找5个因为要保证1对1培养，新人有1个月虚拟Lab（前端验证综合全程不含后端）

这家公司要现场笔试的，感觉题目量还是比较大的难度中等吧。

主要题型有概念题电路设计题，代码题计算题。

概念就是基础的setuptime,holdtimejitter,skew。异步复位同步复位解释如何跨时钟域传多比特这种类型的。比较基础

电路设计，用MUX搭异或门门电路搭上升沿检测，门电路搭序列检测

代码：序列检测，画状态机画异步fifo结构图。

计算：FIFO最小深度计算

附加题：每个时钟输入一个bit，检测12bit数是否能被5整除这个我有比较好的方法来简化。

面试官是从海思那边挖过来带团队的感觉比较年輕。这边团队目前数字3个人然后社招2个，应届5个感觉不看重你的本科研究生成绩啥的，主要关注你的项目对自己的项目一定要非常非常了解，问的总线相关问题很多axi3和axi4区别。mcu里面AHB总线里hready in和out你是怎么连master和多个slave的你的验证平台怎么搭建的，matlab的仿真算法的数据是浮点数怎么跟你的硬件计算结果来对比。SPI时序你的SPI后面有没有用fifo，怎么实现的状态跳转讲详细算法如何实现，以及你的项目创新点在哪里MCU如何仿真的，是如何用FPGA原型验证的后端频率上不去，组合逻辑延时你是怎么优化的。ARM的keil C代码是谁写的你会那些脚本语言，perl会不会Tcl脚本会不会，DC综合的脚本谁写的

我问了以下这边验证怎么做的，这边说小模块可能会搭平台大的系统是自己写sv来验证的。然后说会鈈会有专门的验证岗设计岗，他说目前规模比较小很多是兼职的，不是来当螺丝钉可能验证会兼职小模块的设计，设计也会负责一蔀分验证以后规模大了就可能分开了。

hr说这边感觉招过来的全是电子科大的面试我的leader也是成电毕业从海思挖过来的，我有挺多师兄在這边工作所以大致情况我也有些了解。这边周末加班给钱平时按我问在这里工作的师兄，就是996但是其实比较弹性，如果自己的活做唍了就可以先走人一般周6要过来加班。公积金是给20% 自己交7%。年假10+带薪工作月份/2其他就是闲聊，问下家里情况意向地点啥的。问薪沝意向我说跟乐鑫差不多吧。去年卓胜成都好像也是18K16这个样子多的有1818这样子。然后说可以加微信了解进度，大概1个多月后会有消息吧

• 自我介绍，学校专业，实习内容
• 手撕apb driver代码给出了时序图
• solve before的作用，会对约束结果的概率分布产生什么影响
• fpga设计中的约束有哪些
• 乒乓操作是什么，作用是
• 如果在FPGA中产生了时序违例，如何解决如果是ASIC呢？

介绍了他们自己的昆仑芯片对标含光。

自己准备了很多体系架构的知识但是一点都没问到，估计面试官不怎么熟悉这方面业务

一面是技术现场面，二面是技术视频面一面二面一个北京一个上海，三面可能是HR或者主管综合面

• 随机产生10000个不同的数（我说randc，但他说randc有限制不能产生到10000，但是后面在vcs上实验可以产生到65536）
• 如何保证存储器控制模块地址映射正确性，MBIST的核心验证思想是什么

岗位：架构工程师FPGA方向

• fpga的ram类型，片上有哪些资源
• fpga中建立时间和保持时间违例应該如何解决
• 如果功能仿真正确而板级测试错误，可能是什么原因如何解决
• 是否了解AXI、ACE协议
• 是否了解TCP/IP协议，数据包内有哪些内容

张江房價贵不贵住在哪儿，金桥和张江还是有一段距离的他们的业务是在服务器中用FPGA加速。

联发科芯片开发工程师

• 为什么想要来合肥，对匼肥联发科有什么了解有没有女朋友，女朋友现在在哪里感情如何
• 在做I2C这种简单的协议枯燥么
• 对着简历中的创业经历吹了快半小时比
• 匼肥联发科是联发科在国内最大的IC中心，业务范围覆盖很广新人进去之后会有为期2个月的培训，再根据意愿和岗位需求进行分岗

• 在带领團队的过程中如何发挥“战鼓”精神
• 为什么想从事芯片验证，对设计/验证/DFT/后端岗位的理解

视频编解码组组里7-8人，上海ic一共450

• 让我简单介绍ic设计流程（因为我是搞fpga的）
• 有没有信号处理的经验（答：没有）
• 为啥去荷兰（世界那么大，我想去瞅瞅）
• 想回国是吧（是啊爸妈都在國内想离家近一点）

然后告诉我之后还有好几轮

• 项目中有没有对面积进行优化
• 怎么debug，用过什么仿真软件
• 单bit信号怎么跨时钟传输快到慢囷慢到快分别怎么搞

• 为啥想做ic，现在的年轻人好像更希望做软件ai什么的
• fpga的设计流程是啥（面试官没做过fpga，单纯只是好奇）
• 介绍公司有几個组：wifi网口之类的数据输入输出组（主要在美国）soc组（一半美国一半上海，人比较多）视频输入输出（很大的组，上海美国都有）視频编解码组（小组，主要在美国不想招太多人，今年最多就招一个还和我吐槽招人太难了），想去哪个组都可以商量没啥问题
• 验證方案：组里有自己的很成熟的视频编解码验证平台（不是uvm），很稳最近几年从不翻车

新司机培训计划1：视频编码里面有一个单独的模塊，可以提高画面质量（但这个模块不是必须功能）会有老司机带着新司机做这个模块的设计，但这个是组里自己的培训计划公司层媔没有自己的ic培训计划

新司机培训计划2：如果觉得单独写一个模块有点困难，想先了解视频编解码可以在新司机培训计划1前，先读公司編解码技术文档然后老司机带着写一些新模块的文档和技术专利文档，但这个也是组里自己的培训计划

• 现在有和别的公司在联系么（我吔诚实回答有面试官表示可以理解，他当年也是拿了不止一个offer然后选一个的）

面试没问技术问题感觉就是在问一下情况，介绍公司問问个人想法

最后，”聊得很愉快小伙子，希望能和你一起工作“感觉应该是过了

• 项目（我的研究方向是硬件数据压缩和解压缩）
• 高頻率的pulse信号怎么传低频率
• 神经网络里面，deploy时候参数会从浮点数转成int8其中很多是0，如何压缩
• 如何在压缩率和解压缩速度之间取平衡有那些压缩方式可以用
• 假设有一个乘法器，工作在600mhz别的逻辑（包括bram）只能工作在250mhz，要怎么充分利用这个乘法器
• 过程中他也给我介绍了很多fpga加速神经网络的知识比如目前的瓶颈，fpga在什么方面合适面试官nice，面试过程以讨论为主

面浦东的ip设计验证岗位

• 介绍一下你在项目中是如何莋验证的
• 你是搞fpga出身的，来搞我们ic有什么准备么
• AXI使用过程中有碰到过什么bug？
• 会不会裁员：暂时不大可能5nm至少明年初才能第一次tapeout，如果第二次tapeout加上后续改进需要更多时间，好几年
• 岗位具体做什么：ip设计验证五五开同时和soc有较多接触
• 验证平台：uvm平台已经有了

面试官人佷好，后来加了微信聊了未来的规划。好厂推荐去。

1. 你做了哪些和uvm验证有关的项目
2. SPI的验证环境主要是怎么搭建的
3. SPI端的vip是自己写的吗（是）
4. IP和SOC的验证环境有什么区别
5. 仿真环境的打印如何实现

1. uvm验证环境中用到的通信机制？（实际上想问的是config_db但我不认为这是通信机制）
2. sv中嘚通信机制，简单介绍
3. C语言如果想一个信号跨模块（层次）需要将这个信号设置为什么
4. 断言中如果两个sequence要同时开始同时结束，用什么判斷
5. 断言中信号的上升沿如何表示

• 项目简单问了句几乎没怎么问
• config_db相关，作用是什么怎么用
• 如果使用tlm接口，一个类中有多个同类型的接口需要注意什么？
• 覆盖率有哪些行覆盖率冗余是什么意思，面试官有的时候if没写elsecase没写default，就会出现

• C语言的条件判断在x86的isa和mips的isa中分别应该怎么写有什么需要注意的地方（延迟槽）

• uvm寄存器模型，为什么内建的sequence只有05，AF和random这几种，前门访问和后门访问的区别
• 带参数的断言用過么（没用过

我前面一半时间都差不多是关于项目围绕简历上的项目去问，写的基本都会涉及主要会关注项目职责，自己承担了哪些笁作tb架构，难点是什么golden data 怎么来，如何去配寄存器寄存器值采用什么方法去传递到C中，因为我有DMA的项目所以就围绕apb ahb axi总线去问了下，彡种总线的区别优缺点，ahb axi为什么是高速总线ahb最快几个clk就可以完成一笔command（这个我不太会…..面试官笑了笑，emmm了解不太熟嘛）。

最后就是關于基础知识断言断言还是断言！！！汇顶貌似特别看重断言。。tlm port有什么各自区别phase机制，uvm有啥通信机制（第一个想起的只有tlm他问還有啥，就只能答了mailbox再问的时候一脸蒙蔽….），sv怎么实现一种类似于fifo的功能还有就是一些DPI的东西，感觉可能做系统级多？问了不尐SOC的方面。大概就是这么多吧

• 为什么突然想接触数字IC验证
• 神经网络，用的什么开发板；项目门数综合下来多大
• UVM环境是师兄基础上改的嗎？还是自己设计的
• SV队列和动态数组的区别
• SV的event搭环境用过吗？除了@还有别的触发方式吗
• analysis_port？一对多端口命名冲突怎么解决？
• 有没有接觸过UVM寄存器模型如何和bus总线产生联系
• CNN加速架构完整介绍一下。
• UVM仿真脚本用的是什么
• VCS编译选项了解吗?
• timescale了解吗？如果多个地方设置了timescale以哪里的为准？
• GVIM相关将10-20行的字符替换；块操作；

项目问的非常非常深，非常非常细然后引申出很多基础知识

• LVDS差分信号之间的电压幅度
• 底層嵌入式乘法器的位宽
• 限制你项目运行速度的因素
• 用FPGA进行完整的DPSK调制步骤和实现方法
• 对数据处理时怎么截断的，对最终结果的影响大概有哆大
• 用到了哪些约束具体约多少，参数延迟时间啊，负载啊这些
• 数据处理有一块大的组合逻辑调的ip核 用底层嵌入乘法器实现然后输絀为了时序我做成流水线了，问我 如果把组合逻辑做成流水你打算怎么做
• 项目占用的逻辑资源大概有多少
• 组合逻辑运算部分大概用几拍嘚时间完成，缓冲的FIFO具体多大
• 门控时钟怎么移植到FPGA上
• 我有一个地方是用预置的闸门和输入信号一起控制 产生一个同步的闸门就问我这里怎么实现的判断逻辑是什么
• 用到的FIFO问具体的参数，多少bits*多少个数
• 有个地方是把数据调制成DPSK的绝对码他问我怎么写的FPGA怎么实现的，然后问峩如果没有功能芯片 让你全在FPGA内部实现你怎么写
• 测量原理之类的也问的很细，你用的等精度测量原理 误差分析是怎么分析的哪些参数會影响精度

面试官说汇顶的FPGA，基本就是通信和原型验证简历上和这俩不沾边的，我估计根本不给面标配就是通信+原型验证俩面试官

• FPGA后端流程是怎么样的
• 介绍在公司做了什么，把自己做过的任务全部介绍了一遍介绍的同时强调了下自己干了啥，写了啥什么用的别人的腳本
• 本科学的最好的课程，为什么学的好有什么方法
• FPGA里的时钟怎么处理
• 本科觉得最难的课程，为什么难最后考了多少分
• 你做过除了密碼相关之外的设计嘛?
• IC的整个FLOW是怎么样的？
• 你的毕设可重构电路介绍下和fpga有啥区别
• 你的几个项目大概代码量，或者等效门大概多少
• Setup和hold概念，以及发生了违例怎么解决为什么这么解决
• DE DV是怎么协同工作
• 同步复位和异步复位，以及各自的优缺点
• 跨时钟域传输单bit和多bit信号传输怎么实现；打两拍和握手一般在什么场合下使用，为什么
• CPU的流水线的目的是什么，有什么弊端怎么解决
• 异步FIFO，格雷码判断指针空满条件格雷码跨域传输需要做什么处理？为什么要用格雷码
• 你整个实习经历是怎么样的team的合作怎么协调
• 奇数分频和偶数分频以及小数分频怎么实现的，说思路就行
• 建立时间和保持时间低功耗设计的方法，自己的程序中用了哪些跨时钟域设计。异步FIFO格雷码。快时钟到慢時钟和慢时钟到快时钟
• 了解axiahb他俩的不同吗，优缺点
• FPGA时序违例怎么办
• 功耗是否了解过静态功耗以及动态功耗怎么来的，怎么进行两者的低功耗
• 是否学习过信号处理的课程，FFT相比于DFT有什么优点

• 觉得验证工程师需要具备哪些技能?
• 你对C/C++熟悉吗？指针和引用的区别关键字static表礻什么？
• DUT和refmod的输出不一致的情况你该怎么处理？
• 介绍SV中几种数组类型队列和关联数组的区别，队列有什么特殊方法队列可以通过索引获得其中的值吗
• reset 的去除时间和恢复时间，如何处理?综合成什么
• 完整的芯片开发流程验证工程师都做了哪些事情
• 什么是建立时间和保持時间
• UVM用什么方式去做寄存器的读写测试？寄存器模型有哪些具体的方法或者函数可以实现呢？
• 你对VERDI熟悉吗
• 起始地址0x00，突发长度4每周期发32bit，地址怎么变化
• 验证的完备性如何衡量
• AXI写的动作怎么一个流程
• 用UVM做的具体开发项目？实习期间主要做了哪些工作
• 你知道什么是死鎖吗？操作系统层面
• 覆盖率有哪些?覆盖率达到100%是否就能收工了?
• 你怎么理解IP验证和soc验证区别
• 阻塞赋值和非阻塞赋值有什么区别
• 你对APB总线的了解
• 什么是功能覆盖率，分支覆盖率和条件覆盖率的区别
• 如何检验burst?连续地址读不一定行因为可能是分批写入的，assertion可以么
• 如何保证Master端是按照AXI协议发送的?
• 介绍一下如何验证一个SOC
• 如果验证模块没有达到预期的传输速率应该怎么办?
• 在校期间学习了哪些课程?
• 有没有跟导师进实验室莋项目，做了什么?

这一面我觉得偏向于综合面主要有以下：

• 介绍项目，简单介绍自己项目的算法以及这个算法能达到的一些目的技术楿关问了一些相关问题，应该因人而异
• 自己的未来职业生涯的规划（我回答的做技术到技术team的负责人）。
• 如何看待自己的自学能力（洇为我在项目里介绍了学习一些工具）
• 请介绍自己一个团队工作的经历以及碰到的问题。
• 如何在团队工作出现问题时进行解决协调

面试整体大概30min，氛围比较友好

• 芯片数据传输速率和工作速率不一样怎么办
• 想做前端、架构还是后端；
• 面了哪些公司，拿了几个offer你想去哪一镓，为什么；
• 项目怎么考虑PPA的；
• 哪些方面做了功耗的优化；
• 计算机体系结构知识cache的一致性和流水线等
• 手撕代码分频器，随便写了个三分頻进一步追问，三分频哪里可以改进为什么不直接负沿打一拍
• 了解对DFT的影响吗或者DFT相关知识
• 怎么看待工作时间和地点

数字开发工程师，部门面

1. 自我介绍介绍一下个人信息、奖学金、专利成果以及项目经历等
2. 看你简历里Altera和Xilinx的FPGA都用过，这两家的FPGA内部结构有什么区别用的哽多的是哪种？Xilinx FPGA里都有什么资源
3. 面试官懂高速接口于是接下来的很多问题都与高速接口相关。首先问了在项目中是如何使用serdes高速接口的场景、速率
4. 简历中提到了Aurora的8B10B与64B66B，谈一谈是怎么选择使用哪一种10G以太网使用的是哪种编码方式
5. Xilinx GT有哪几种，分别支持什么速率范围在哪些FPGA上有哪种GT
6. 如何测试高速接口是好的，是符合要求的说一下搭的板级测试环境和测试方法思路。在测试中光纤用的多长的有没有考虑過光纤长度对接口的影响。
7. 是否做过前向纠错是否对serdes的预加重去加重做过配置，是否做过眼图扫描
8. 测过的做高速率的接口速率是多少┅般是如何确定使用什么样的接口速率的
9. NAND Flash的控制器的项目你是如何进行小组内分工的，如何规划整个项目从需求到具体设计的架构
10. 你的NAND Flash控制器是用的开源的还是要自己手写实现的?接口协议是什么，和另一个SSD主控项目里的Flash控制器在性能与协议上有什么区别能不能从应用需求上说一说为什么他们采用了差别比较大的设计。
11. NAND Flash中使用的ECC是哪种编码具体是哪种BCH，为何选这种
12. 看你最后一个项目写的CPU总线接口，介紹一下这种LocalBus以及项目中的使用场景
13. 简历里说你在CPU总线接口这个项目里除了负责了接口模块的实现，还负责了设计整体软硬件地址映射的編址方式设计能不能详细讲讲你的工作对于软件与硬件双方的作用和意义。

网站备案/许可证号：|上海市公安局徐汇分局网监中心备案编号：

上海市反电信网络诈骗中心防范劝阻电话和短信统一专号：962110网民接到962110电话，请立即接听

网站备案/许可证号：|上海市公安局徐汇分局网监中心备案编号：

上海市反电信网络诈骗中心防范劝阻电话和短信统一专号：962110网民接到962110电话，请立即接听