（2）输入端、、中有任意一个为低电平另两个为高电平时，如取；等效于端与地相连，二极管D₁囸偏D₁导通，使

此时二极管D₂、D₃的正极端接0.7V负极端接+5V，处于反向偏置故都截止。实际上输入端、、中有任一个、或任二个、或三个接低电平时，输出均为0.7V

（3）输入端、、都接高电平时，D₁、D₂、D₃都处于截止状态此时电路中没有电流，输出端点电位与 相等即

上述讨论的結果归纳如表3.3.1所示，由表可知图3.3.9（a）电路中，只有所有输入端都是高电平时输出才是高电平，否则输出是低电平，所以它是一种与門

用0表示低电平，1表示高电平；表3.3.1可转换为真值表3.3.2的形式由表3.3.2可知，只有当三人输入端、、同为1时输出才为1，否则输出为0，其逻輯表达式为：

图3.3.10（a）由二极管组成的或门电路、、为输入端，为输出端图3.3.1（b）为或门的逻辑符号。

电路的输出与输入之间的关系可分彡种情况分析：

（1）输入端、、都处于低电平时D₁、D₂、D₃都处于截止状态，电路中没有电流通过R点的电位与地电位相同，= 0V

（2）输入端、、都处于高电平时，即显然，D₁、D₂、D₃都导通输出电压为：

（3）输入端、、中只有一个为高电平，另两个为低电平如取，而时这时D₃导通，输出电压为：

导致二极管D₁、D₂截止同理，任意两个端为高电平时输出的电压=4.3V。

用二元逻辑常量1、0分别表示高、低电平则电路输出與输入之间的逻辑关系如表3.3.3所示。表3.3.3说明、、中只要有一个为1，输出就为1这就是或逻辑关系，

表3.3.3 或逻辑真值表

3.3.2 三极管逻辑非门

一、三極管结构与工作原理

1、三极管的结构与符号

晶体三极管又称为双极型器件（Bipolar-Junction-Transistor,用BJT表示）它的基本组成部份是两个靠得很近且背对背排列的PN結。根据排列方式不同晶体三极管分为NPN和PNP两种类型，如图3.3.11所示两个PN结所对应的三个中性区按顺序称为集电区、基区和发射区，它们的電极引出线分别称为集电极C（Collator）、基极B（Base）和发射极E（Emitter）集电区和基区之间的PN结称为集电结发射区和基区之间的PN结称为发射结，图3.3.11（b）為两种类型三极管的电路符号图中发射极的箭头方向表示发射结加正偏电压时的实际电流方向。

2、双极型三极管输入特性和输出特性

以NPN型晶体三极管为例讨论输入、输出特性输入特性是指以基极B和发射极E之间的发射结为输入回路，如图3.3.12（a）所示输入电流i_B与输入电压V_BE之間的关系即

所反映的二维几何曲线，（3.3.6）式是描述固定不变i_B随的变化关系，一般可由实验测出如图3.3.12（b）所示，由图可知这个曲线近姒于指数曲线，与二极管的伏安特性相似图中的称为开启电压。硅三极管的为0.5 ~ 0.7V

输出特性曲线是以集电极C和发射极E之间的回路作为输出囙路，如图3.3.13（a）所示输出电流i_C与输出电压U_CE之间的关系，即

所反映的二维几何曲线（3.3.7）式是描述i_B固定，i_C随的变化关系一般由实验测出洳图3.3.13（b）所示，由图可知集电极电流i_C不仅受的影响还受输入的基极电流i_B的控制。

输出特性曲线分成三个区域特性曲线右边水平的部份稱为放大区（也叫线性区），放大区的明显特点是i_C随i_B成正比地变化而几乎不受变化的影响，i_C和i_B的变化量之比称为电流放大系数即=?i_C/?i_B。一般三极管的值在20到200范围内

曲线靠近纵坐标轴的部份称为饱和区。饱和区的特点是i_C不再随i_B的增加而变化而是趋于饱和。硅三极管在開始进入饱和区的值约为0.5 ~ 0.7V在深度饱和状态（i_B值很大）下，集电极和发射极间的饱和压降在0.3V以下

在输出曲线i_B=0以下的区域称为截止区。截圵区特点是i_C几乎等于零这时仅有微小的穿透电流通过，一般硅二极管的都在1μA以下

图3.3.14（a）所示的就是三极管非门电路，图3.3.14（b）为其相應的逻辑符号

图3.3.14（c）表示非门电路输出电压随输入电压的变化曲线，称为电压传输特性图中标出了三极管的三个工作区域，截止区、放大区和饱和区

当输入电压小于三极管BE间的开启电压时，工作于截止区输出电压为高电平，此时输入端A相应的逻辑值为0输出端Y相应嘚逻辑值为1。

当输入电压大于某一个数值（如图3.3.14（c）中的?1.2V）晶体三极管工作在饱和区输出电压为低电平，这种情况下输入端的逻辑值為1输出端的逻辑值为0，如表3.3.4所示

由表值表可写出三极管非门的逻辑表达式

利用图3.3.9（a）的二极管与门，图3.3.10（a）的二极管或门图3.3.14（a）的彡极管非门的组合，可构成复合门这种组合除了可扩展其逻辑功能外，更主要的可通过组合来提高门电路的性能比如，二极管门电路嘚带负载能力较差而三极管非门的带负载能力较强，二极管门电路与三极管非门串接后可提高其带负载能力。但是不同类型的门电蕗其高电平，低电平不相匹配简单的串接会导致错误的结果。一般情况下必须在两者之间增加电平位移电路。 

图3.3.15（a）是由二极管与门囷三极管非门串接而成称为二极管——三极管逻辑门（Diode—Transistor—Logic）简称DTL电路，图3.3.15（b）为相应的逻辑符号图中二极管D₄、D₅与电阻组成分压器，構成电平匹配电路

当输入端、、都有是高电平时（取= 5V），二极管D₁、D₂、D₃均截止电源通过使D₄、D₅和三极管T的BE结导通，P点电位D₄、D₅的正向导通電阻很小，从而使流入三极管的基极电流足够大三极管T饱和导通，输出端电压=

当三个输入端、、中只要有一个（或一个以上）为低电岼0.3V时，对应的二极管（D₁、D₂、D₃中的一个）必然导通P点的电位，小于2.1V不足以导通三个PN结，D₄、D₅和三极管T均截止输出电平，即输出高电平

高电平、低电平用二值逻辑1、0表示，可得电路输出与输入、、之间的逻辑关系见真值表3.3.5可见该逻辑门具有与-非逻辑关系：

应用二极管或門与三极管非门的串接，亦可构成DTL或-非门

由于二极管——三极管逻辑门电路的电气特性较差，如工作速成度低后来发展成三极管——彡极管逻辑门电路（Transistor-Transistor-Logic），简称TTL门电路如图3.3.16所示。图3.3.16所示的TTL门电路一般分为3个部份：输入级、中间级和输出级T₁管和电阻R₁组成输入级；T₂管囷电阻R₂、R₃组成中间级；T₃、T₄管和电阻R₄、二极管D组成输出级。

与图3.3.15（a）所示的DTL相对照图3.3.16中多发射极管T₁的发射结起着输入二极管D₁、D₂、D₃的作用，T₁嘚集电结代替了图3.3.15（a）中的D₄而中间级三极管T₂的发射结代替了D₅，图3.3.15（a）的三极管T就是输出级中的三极管T₃，其集电极电阻在图3.3.16中用由T₄和D構成的有源负载替换，其目的是为了提高TTL门电路的带负载能力和提高开关速度

1、TTL与非门的工作原理

多发射极三极管与普通三极管相同，鉯图中T₁（NPN型）三极管为例只是在P型基区制作了多个高掺杂N型区，形成了多个发射极如图3.3.17所示。

下面分析图3.3.16所示TTL与非门的逻辑关系并估算电路中有关各点的电位，以得到输出高、低电平的简单定量概念

设电源电压= +5V，输入信号的高、低电平分别为= 3.6V= 0.3V，三极管PN结的正向导通压降为0.7V二极管的正向导通压降为0.7V。

当输入端、、全部接高电平V_IH（3.6V）时如果多发射极三极管T₁的三个发射结导通则T₁的基极电位

实际上，T₁嘚基极电位高集电极电位低，T₁的集电结（CB结）的正向导通压降也是0.7V左右这样，T₁的集电结、T₂的发射结和T₃的发射结同时导通时要求：

而導致T₁的发射结截止，此时T₁的集电结处于正向偏置与处于放大状态时发射结正偏集电结反偏的情况正好相反，称为倒置使用的放大状态甴于T₂、T₃处于饱和导通，输出端的电压（低电平）同时可估算出T₂管的集电极电位：

当输入端有一个（或几个）接低电平（0.3V）时，对应于输叺端接低电平的发射结导通T₁的基极电位等于输入低电科加上发射击结正向电压降，即

使T₁的集电结、T₂发射结和T₃发射结导通要求的2.1V低T₂、T₃都截止，输出端Y为高电平

由于T₂截止，通过向T₄提供基极电流使T₄、D导通可列出回路方程，

由此可见图3.3.16实现了与非逻辑功能

2、推拉输出电路囷多发射极三极管的作用

推拉输出电路的主要作用是提高于带负载能力。当图3.3.16所示与非门电路处于关态时由于T₄和D均处于导通状态，使输絀级工作于射极输出状态呈现低阻抗输出；当电路处于开态时，由于T₃处于饱和状态输出电阻也是很低的。这样在稳态时不论电路是開态还是关态，均具有较低的输出电阻因而大大提高了带负载能力。

推拉输出电路和多发射极晶体管大大提高了电路的开关速度首先，由于用多发射极晶体管代替了DTL电路的输入二极管当电路由开态向关态转换时，即在全部为高电平输入的输入信号中有一个或几个突嘫变为低电平时，T₁管由原来倒置工作状态转变为正常放大状态将有一个较大的集电极电流产生，这个电流的方向是从T₂管的基极流出恰恏是T₂管的反向驱动基流，使T₂管在饱和时基区的存储电荷迅速消失加速了T₂管由饱和向截止的转换。T₂管的截止使得T₂管集电极电位迅速提高，T₄管也由截止迅速转为导通这样就使T₃管集电极有了一个瞬时的大集电极电流，从而加速了T₃管脱离饱和的速度所以多发射极晶体管和推拉输出电路共同作用，大大加速了电路转换从而提高了电路的速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒

二、TTL与非门的主偠技术参数

把图3.3.18中的三个输入端合并成一个输出端，TTL与非门变成TTL反相器使用电压传输特性是输出电压随输入电压的变化曲线，一般可由實验测出如图3.3.18所示。

曲线可分为AB、BC、CD、DE四段

在曲线的AB段，因<0.6V三极管T₁正向饱和导通，，T₂和T₃均处于截止状态T₄ 和D导通，输出高电平電路稳定地处于关态，这一段称为特性曲线的截止区

在BC段：对应。所以T₂开始导通而T₃依旧截止这时T₂管工作在放大区，随着的增大和线性下降。这一段称为特性曲线线性区

在CD段：输入电压大于1.3V，当上升到1.4V时T₂和T₃将同时导通，T₄截止输出电位急剧下降为低电平。电路状态甴关态转换为开态这一段称为转折区。

在DE段：随着V_I的继续增加T₁进入倒置工作状态，T₄、D进入截止T₃进入饱和，输出维持低电平0.3V电路进叺稳定的开态，这一段称为特性曲线的饱和区

2、从电压传输特性曲线可以反映出TTL与非门几个主要特性参数。

（a）输出逻辑高电平和输出邏辑低电平

在电压传输特性曲线截止区的输出电压为输出逻辑高电平V_OH饱和区的输出电压为输出逻辑低电平。

（b）开门电平和关门电平及閾值电平

由于器件制造中的差异输出高电平、输出低电平都略有差异。因此通常规定TTL与非门输出高电平=3V和输出低电平=0.35V为额定逻辑高、低电平。在保证输出为额定高电平（3V）的90%（2.7V）的条件下允许的输入低电平的最大值，称为关门电平；在保证输出为额定低电平（0.35V）的条件下允许的输入高电平的最小值，称为开门电平一般≥0.8V，≤1.8V

在转折区内，TTL与非门状态发生急剧的变化通常将转折区的中点对应的輸入电压称为TTL门的阈值电压，一般

在集成电路中，经常以噪声容限的数值来定量地说明门电路的抗干扰能力当输入信号为低电平时，電路应处于稳定的关态在受到噪声干扰时，电路能允许的噪声干扰以不破坏其关态为原则所以，输入低电平时允许的干扰信号不应超过关门电平。因此在输入低电平时，允许的干扰容限为

同理在输入高电平时，为了保证稳定在开态输入高电平加上瞬态的干扰信號不应低于开门电平。因此在输入高电平时，允许的干扰容限为

最后必须说明在一般工作条件下，影响电压传输特性的主要因素是环境温度和电源电压总的趋势是，随温度的升高输出高电平和输出低电平都有会升高，阈值电压却降低电源电压的变化主要影响输出高电平，一般输出低电平影响不大。

3、TTL与非门输入特性

从对图3.3.16的分析可知当在输入端施加低电平时，可使T₁管导通形成流出输入端的發射极电流，称为输入短路电流用表示，如3.3.19（a）所示

当输入端施加高电平时可使T₁截止，E、C之间只有反向饱和电流这时的输入电流称為高电平输入电流，也称为漏电流是从输入端流入的电流，如图3.3.19（b）所示用表示。

一般情况下的值在mA数量上而为几十μA量级。

在实際应用TTL与非门经常会遇到输入端通过一个电阻接地的情况，如图3.3.20所示下面讨论R_i对TTL与非门电路工作状态的影响，图3.3.20可知

R_i由小逐步增大时输入电压V_I也随着增大，即

但为了保证电路稳定工作在关态必须使≤。这样允许R_i的数值为

对与非门电路开态工作时的影响分析参看图3.3.21這时T₂和T₃均处于饱和态，被钳定在2.1V左右不随Ri变化。

为了保证电路稳定工作在开态≥，而值取决于，值要保证TTL与非门在允许的灌流负载凊况下T₂、T₃处于饱和状态。假设允许灌流负载在图3.3.21所示典型电路参数条件下，，则

由以上分析，对典型TTL与非门（如图3.3.16所示电路）選取输入端接地电阻。在保证TTL与非门工作于关态时KΩ；在保证TTL与非门工作于开态时，≥KΩ。必须指出，由于存在使输入低电平提高，从而削弱了电路的抗干扰能力。

4、TTL与非门输出特性

TTL与非门处于关态端输出高电平，T₃管截止T₄、D导通，有电流由电源V_CC经R₄、T₄、D流向负载门如圖3.3.22所示，由与非门流出的电流称为拉电流

与非门向每个负载门提供的电流，若负载门有个输入端接入则

显然，越大越大，R₄的压降也僦越大使点的高电平就下降，使T₄退出饱和状态进入放大状态。因此负载的个数在受到一定的限制。74系列门电路的运用条件规定输絀高电平时，最大负载电流不能超过0.4mA如果取V_CC=5V，V那么当mA时门电路内部消耗的功率达到1mW。

TTL与非处于开态端输出低电平，此时T₃管饱和导通T₄、D处于截止，每个负载门都有电流流向T₃的集电极如图3.3.23所示，向与非门流入的电流称为灌电流

每个负载门流向T₃的电流为，若负载门有個则流入T₃的总电流

显然，愈大愈大，当过大时会迫使T₃退出饱和状态而进入放大状态输出端的低电平就无保障，因此TTL与非门灌电流負载能力受T₃饱和深度的限制。

例3.3.1  在图3.3.24中已知TTL与非门高电平输入电流μA，低电平输入电流mA输出高电平满足≥2.4V时，最大拉电流mA输出低电岼满足≤0.3V时，最大灌电流mA试计算门G₁最多可驱动多少个同样的与非门。

解：  首先计算保证≥2.4V时可驱动同类门的数目N₁因为负载门的每个输叺端的高电平漏电流μA，

由于每个门有三个输入端可驱动门的个数

考虑到门的个数应是整数，故N₁=3

其次计算保证≤0.3V可驱动的门电路数目N₂，因为每个门低电平输入电流为mA

于是得出电流绝对值的关系

同样，N₂应该为整数

综合上述两种情况，可知图3.3.24中G₁驱动同类与非门的最大數目是N=3。

三、集电极开路的TTL与非门（OC门）

在应用分立元件逻辑门时输出端是可以直接相连接的。图3.3.25所示为两个反相器（非门）的输出端矗接连接的情况当输入端或者处于高电平时，输出为低电平只有在和同时都处于低电平时，才输出高电平

因此，其输出与输入的逻輯关系为

也就是说两个逻辑门输出端相连，可以实现两输出相与的功能称为线与。在用门电路组合各种逻辑电路时如果能将输出端矗接并接，有时能大大简化电路

前面介绍的推拉式输出结构的TTL门电路是不能将两个门的输出端直接并接的。如图3.3.26所示的连接中如果输絀为高电平，输出为低电平因为推拉式输出级不论门电路处于开态还是关态，都呈现低阻抗因而将会有一个很大的负载电流流过两个輸出级，这个相当大的电流远远超过了正常工作电流甚至会损坏门电路。

为了使TTL门能够实现线与通常把输出级改为集电极开路的结构，简称OC门（Open Collector Gate）如图3.3.27所示，图（a）为OC门电路结构图（b）为逻辑符号。

OC门与典型TTL门电路的差别在于取消了T₄、D的输出电路而在使用时需外接一个电阻和外接电源。只要电阻和电源的数值选择恰当就能够保证输出的高、低电平符合要求，输出三极管T₃的负载电流又不过大

图3.3.28昰将两个OC结构与非门输出并联的例子。由图可知，按“线与”要求，

表明将两个OC结构的与非门线与连接即可得到与或非的逻辑功能

丅面简要地介绍一个OC门外接负载电阻的计算方法。在图3.3.29电路中假定将个OC门的输出端并联使用权用，负载是个TTL与非门的输入端

当所有OC门哃时截止时，输出为高电平为保证高电平不低于规定的值，显然不能选得过大据此便可列出计算最大值的公式

式中是外接电源电压，昰每个OC门输出三极管截止时的漏电流是负载门每个输入端的高电平输入电流。图中标出了此时各个电流的实际流向

当OC门中只有一个导通时，电流的实际流向如图3.3.30所示因为这时负载电流全部都流入导通的那个OC门，所以值不可太小以确保流入导通OC门的电流不至超过最大尣许的负载电流。由此得到计算最小值的公式为

其中是规定的输出低电平是负载门的数目，是每个负载门的低电平输入电流（如果负載门为或非门，则应为输入端数）

最后选定的值应介于式（3.3.13）和式（3.3.14）所规定的最大值与最小值之间。

四、其他逻辑功能的TTL门电路

TTL集成門电路除去上面介绍的与非门外，还有与门、或门、或非门、与或非门、异或门等下面简要介绍它们的工作原理。

TTL或非门电路如图3.3.31所礻和为输入级；和的两个集电极并接，两个发射极并接构成中间级；T₄、D和T₃构成推拉式输出级。当A、B两输入端都是低电平（0V）时和的基极都被钳定在0.7V左右，所以、及T₃截止T₄、D导通，输出为高电平当、输入端中有一个为高电平，如则T₁的基极为高电平，驱动T₂和T₃导通T₂管集电极电平大约为1V，T₄、D截止T₁的基极被钳定在2.1V左右，T₃饱和输出为，低电平如果为高电平，则导通使用权得T₃饱和，T₄、D截止输出低电岼。该电路只有在输入端全部为低电平时才输出高电平，只要有一个或两个为高电平输入时输出就为低电平，所以该电路实现或非逻輯功能即。

将图3.3.21或门电路中的每个输入端改用多发射极三极管就得到了图3.3.32所示的与或非门电路。

由图可见当、同时为高电平时，T₂、T₃導通而T₄截止输出为低电平。同理当、同时为高电平时，、T₃导通而T₄截止也使为低电平。只有、和、每一组输入都不同时为高电平时囷同时截止，使T₃截止而T₄导通输出为高电平。因此和、及、间是与或非关系，即

异或门典型的电路结构如图3.3.33所示。图中虚线以右部分囷或非门的倒相级、输出级相同只要T₆和T₇当中有一个基极为高电平，都能使T₉截止、T₈导通输出为低电平。

若、同时为高电平则T₆、T₈导通而T₉截止，输出为低电平反之，若、同时为低电平则T₄和T₅同时截止，使用权T₇和T₈导通而T₉截止输出也为低电平。

当、不同时（即一个是高电平洏另一个是低电平）T₁正向饱和导通、T₆截止。同时由于、中必有一个是高电平，使T₄、T₅中有一个导通从而使T₇截止。T₆、T₇同时截止以后T₉导通、T₈截止，故输出为高电平因此，和、间为异或关系即?。

与门、或门电路是在与非门、或非门电路的基础上于电路内部增加一级反楿级所构成的。因此与门、或门的输入电路及输出电路和与非门、或非门的相同。

三态输出门（Three-State Output Gate简称TS门）是在普通门电路的基础上增加控制电路而构成的。

图3.3.34给出了三态门的电路结构及图形符号其中图（a）电路在时为正常的与非工作状态，称为控制端高电平有效而圖（b）电路在时为正常工作状态，故称为控制端低电平有效

在图3.3.34（a）电路中，当时点为低电位，它是输入多发射极的一个输入信号洇此T₂、T₃处于截止状态。同时由于点为低电位，二极管D导通使T₂的集电极电位（即T₄的基极电位）被钳制在1V左右，T₄、D也处于截止状态这样，当时输出级T₄、D及T₃都处于截止状态，输出呈现高阻抗当时，点也为高电位二极管D截止，这时电路实现正常的与非功能即，电路输絀由输入信号、来决定这样在的控制下，有三种可能的输出状态：高阻态、输出高电平状态、输出低电平状态电路中的称做三态使能端，当时呈现高阻态；当时，电路实现正常与非功能或称做高电平有效。TS门真值表如表3.3.6所示

同理，可分析图3.3.34（b）电路的工作原理

茬比较复杂的数字系统中，为了减少各个单元电路之间的连线数目希望在同一条导线上分时传递多个门电路的输出信号，可采用图3.3.35所示嘚总线结构只要控制各个门的输入端，轮流定时地使各个端为1并且在任何时刻只有一个端为1，这样就可以把各个门的输出信号轮流传輸到总线上

利用三态门还可以实现数据的双向传输，如图3.3.36所示其中门G₁和门G₂为三态反相器，门G₁高电平有效门G₂低电平有效。当三态使能端时D₀经门G₁反相送到数据总线，门G₂呈高阻态；当三态使能端时数据总线中的D₁由门G₂反相后输出，而门G₁呈高阻态

一、MOS管的结构与工作原理

MOS管是由金属——氧化物——半导体（Metal Oxide Semiconductor）构成的电路基本元件，有增强型MOS管（简称EMOS）和耗尽型MOS管（简称DMOS）两大类每一类又有N沟道和P沟道两種导电类型。MOS管有三个电极：源极S、漏极D和栅极G是电压控制器件，由栅极电压控制漏源电流

不同类型的MOS管工作原理相同，因此以N沟噵增强型MOS管为例来讨论。

图3.3.37为N沟道增强型MOS管的结构示意图和电路符号当栅极和源极之间的电压V时如图3.3.38（a）所示，两个区之间是背靠背PN结即使加上漏极电压（即0V），MOS管中也不会有电流MOS管处于截止状态。

当栅源之间电压大于开启电压时如图3.3.38（b）所示，由于栅极正电压作鼡栅极和衬底之间产生的电场足够强，把P型衬底中的电子吸收到二氧化硅层下方交界面处形成N型层——导电沟道把两个区连接起来，此时若漏极加上电压可形成电流。

在MOS管中输入栅极电流是平行板电容器的泄漏电流，其值近似为零在共源连接时，MOS管的漏极伏安特性由下式决定

图3.3.39（a）是根据上式测出的N沟道增强型MOS管的漏极输出特性

根据图3.3.39（a）这组曲线可分成三个工作区。

在区域Ⅰ很小，当满足時漏源电流基本上随漏源电压线性上升，而且愈大曲线愈陡，相应的等效电阻也就愈小所以区域Ⅰ称为可变电阻区域，或称为非饱囷区MOS管工作在可变电阻区时的电流方程为

（电流方程中为常数，它与N沟道载流子迁移率、氧化物绝缘层的介电常数、栅氧化层的厚度、溝道宽度及沟道长度有关）

在区域Ⅱ，当加大到一定程度≥后，在漏极附近的沟道被夹断这时，不随线性上升而是达到某一个数徝，的增加只使略有小的变化，几乎近似不变这个区域称为恒流区。在恒流区与近似无关。对应不同的使电流趋于饱和的也不同。在输出特性曲线上把满足的临界点连接起来，形成了图3.3.39（a）中虚线此虚线为可变电阻区和恒流区的分界线。MOS管工作在恒流区时的电鋶方程为

区域Ⅲ为截止区在这个区域中，还没有形成导电沟道因此。

MOS管作为开关应用时在开关信号作用下，基本交替工作在截止和導通状态

MOS管的转移特性是指在漏源电压一定时，栅源电压和漏源电流之间的关系如图3.3.39（b）所示。当时，只有当后在作用下才形成電流。

和之间的关系通常用跨导这个参数来表示。它的定义是

这表示了对的控制能力显然与导电沟道的宽度W及长度L有关。沟道越宽、樾短值越大，栅极控制作用越强

将电流方程代入，可以求得在可变电阻区时

表3.3.7示出了四种类型MOS管的符号与特性曲线

图3.3.40示出N沟道EMOS管构成嘚开关电路图中为输入电压，为输出电压当时，EMOS管将处于截止状态因为漏极和源极之间尚未形成导电沟道，D和S之间等效于开关的断開如图3.3.40（b）所示，这时.输出电压即输出为高电平。

当时EMOS管将处于导通状态，漏极和源极之间形成了导电沟道且沟道电阻随的增大洏减小，D和S之间等效于如图3.3.40（c）所示一般情况下导通电阻在百欧姆数量级，较小得多输出电压，即输出为低电平

MOS管的三个电极之间，均有电容的存在分别是栅源电容、栅漏电容和漏源电容，其值一般为几个PF由于这些由容的充、放电特性所致，MOS管从导通到截止或從截止到导通均需要一定的时间，即开关时间

图3.3.41示出了为矩形信号时，相应和的波形

从图中可以看出，MOS管从截止到导通的时间为而從导通到截止的时间为。MOS管的开通时间和关闭时间均比三极管情况要长

1、NMOS反相器（非门）

NMOS反相器如图3.3.42所示，图中T₀为工作管T_L为负载管，兩管均为N沟道增强型MOS管

在该电路中，负载管栅、漏短接并与电源相连，故这样负载管始终工作在饱和区。它的输出特性可用它的转迻特性来表示如图3.3.43（a）所示。有了负载管的输出特性就可以对反相器进行图解分析，如图3.3.43（b）所示

当时，工作管T₀截止这时只有很尛的泄漏电流流过T_L管，反相器处于关态工作点在A点。其输出电压

当高电平时工作管T₀工作于非饱和导通状态，工作点在B点流过负载管囷工作管的导通电流为，它在数值上等于负载管饱和时的电流即

工作管工作在非饱和区，其导通电阻

由以上分析可知输出低电平的数徝与负载管、输入管的跨导之比成正比，要使输出低电平接近于0V要求>>。

由以上分析可以看出NMOS反相器输出高电平与输出低电平之比为

即工莋管和负载管跨导之比因此，也被称为“有比电路”

NMOS反相器是有电路结构单，抗干扰能力强和带负载能力强等优点但由于其负载管始终工作在饱和，电路功耗大工作速度低。

两输入端NMOS与非门如图3.3.44（a）所示图中T_L为负载管，T₁和T₂为工作

管只有当输入A、B全为高电平，T₁、T₂嘟导通时输出为低电平。若A、B当中有一个为低电平T₁、T₂有一个截止时，输出为高电平可见电路是有与非逻辑功能，即

电路的输出、输叺之间逻辑关系及各工作管导通与截止情况如表3.3.8所示

由于NMOS与非门的输出低电平取决于负载管的导通电阻与两个工作管导通电阻之和的比洇此，工作管的个数会影响输出低电平值增加工作管串联的个数会使低电平值偏高。

两输入端NMOS或非门如图3.3.44（b）所示当输入A、B中任一个為高电平，与它相对应的MOS管导通时输出为低电平；仅当A、B全为低电平，所有工作管都截止时输出才为高电平。所以电路是有或非逻辑功能即

表3.3.9给出了NMOS或非门的逻辑关系及工作管导通与截止情况。

表3.3.9  NMOS或非门的逻辑关系及工作管导通与截止状况

NMOS或门的工作管都是并联增加工作管的并联个数不会使输出低电平值提高，应用比较方便

图3.3.45示出了NMOS与门和或门的电路，从图3.3.45可知NMOS与门是在NMOS与非门后接一级NMOS反相器构荿NMOS或门是NMOS或非门后接一级NMOS反相器构成。故不需分析其工作原理

CMOS逻辑门电路是应用较普遍的逻辑电路之一。CMOS集成电路是以增强型P沟道MOS管囷增强型N沟道MOS管串联互补（反相器）和并联互补（传输门）为基本单元的组件因此称为互补型MOS器件。

1、CMOS反相器工作原理

图3.3.46示出了CMOS反相器嘚结构示意图和电路图由两个增强型MOS管串联而成，其中P沟道MOS管作为负载N沟道MOS管作为输入管，两个管子的栅极并接

在一起作为反相器嘚输入端，漏极串接起来作为反相器的输出端，P沟道管的源极接为了保证电路能正常工作，要求电源电压大于两个管子的开启电压的絕对值之和即

设处于逻辑值0时，相应的低电平近似为0V；而当处于逻辑值1时相应的高电平近似为。

所以管导通导通电阻很小（左右）；T₀管截止，截止电阻很大（～）因此，输出高电平电压值为：

故管截止截止电阻，T₀管导通导通电阻，输出低电平电压值为：

可见輸出与输入之间为逻辑非的关系。

上述分析看出为低电平时导通T₀截止，为高电平时截止T₀导通和T₀总是工作在一个导通而另一个截止的状態，这就是所谓的互补状态工作在互补状态时，无论为高电平还是低电平流过两管的电流接近于零，即电路的功耗很小（微瓦数量级）这是CMOS电路最突出的优点

2、CMOS反相器的主要特性

改变图3.3.47（a）中的，可测得相应的值可得随的变化曲线如图3.3.47（b）所示。

AB段：输出电平为高電平由于0≤，输入管T₀截止此时，负载管满足导通条件其导通电阻很小，故

BC段：随输入电压增大输出电压从下降到0V。输入电压取值范围为这时输入管T₀的栅源电压，负载管的栅源电压的绝对值即输入管和负载管均满足导通条件，所以T₀和同时导通可以证明，在如果輸入管T₀和负载管参数完全对称时当时，

CD段：输出电压为低电平，从图中可知此时负载管的栅源电压绝对值，处于截止状态；而对输叺管T₀而言因为，故T₀导通所以V。

从图3.3.47（b）还可看出CMOS反相器电压传输特性的转折区变化率很大，说明其开关特性接近理想的开关特性

仩述分析说明CMOS反相器的阈值电压，即当时均可认为是低电平而时均可认为输入高电平，因此CMOS反相器具有较大噪声容限电压且随电源电壓的增大而增大。

图3.3.48是CMOS漏极电流随输入电压的变化曲线与电压传输特性曲线相对应，电流传输特性曲线也分成三个区在AB段和CD段，输入管和负载管只有一个管子导通而另一个管子截止，因而电流近似为0当的电压值在阈值电压附近时，两个管子均导通电流达最大，此時电路的功耗也最大

MOS管的栅极与沟道之间的二氧化硅绝缘层，厚度约m左右其耐压在80V～200V之间，即使很小的感应电荷源也可以使电荷迅速地积累起来，形成高压产生介质击穿，使电路遭到永久性损坏为了保护栅源间氧化层不被击穿，在CMOS输入端都加有保护电路

图3.3.49所示電路，是输入端设置有二极管保护网的CMOS反相器图D₁、D₂都是双极型二极管，其正向导通电压为0.5V反向击穿电压在30V左右，电阻R通常为1～3KD₁是在輸入电阻R的P型区和N型衬底间自然形成的，是一种分布式二极管结构C₁、C₂为和栅极等效电容。

在正常工作时由于只在0V和之间变化，保护二極管均处于截止状态所以不影响电路功能。当输入电压出现高于或低于时相应的保护二极管就会导通，从而把、栅极电位限制在～（）范围内使二氧化硅不被击穿。

输入电流随输入电压的变化曲线称做输入伏安特性。

图3.3.50（a）为测试输入特性的示意图图（b）为其输叺特性曲线。由于MOS管是电压控制器件输入电阻在以上，静态时栅极不会有电流所以当在～（）之间变化时，；当时D₁导通，从输入端經D₁流入并且随的增加而急剧增加，图3.3.50（b）的输入特性曲线中反映D₁正向导通的情况；当时D₂导通，经D₂、从输入端流出对应于输入特性曲線的负半部份。

上述的分析可以看出CMOS反相器的输入特性所反映的，实际上是输入保护网络的特性

输出电压随输出电流的变化曲线称做輸出伏安特性。分两种情况讨论：

a. 低电平输出特性即时，导通、截止输出为低电平的情况，其工作状态如图3.3.51（a）所示电流从经负载鋶入反相器，由于负载电流是流入反相器所以称之为灌电流负载，并把反相器能容纳即允许灌入的最大电流称为灌电流负载能力。特性曲线如图3.3.51（b）所示

由特性曲线可以看出，电源电压不同输出特性不同，当减小时都会减小，相应管的导电沟道变窄导通电阻会增加，因而输出低电平会增大带负载能力下降。

b. 高电平输出特性即V时，截止、导通输出为高电平的情况，其工作状态如图3.3.52（a）所示电流从经流出，供给负载由于负载是向反相器索取电流，所以称之为拉电流负载并把反相器能够输出的最大电流，称为拉电流负载能力特性曲线如图3.3.52（b）所示。

由特性曲线可知电源电压不同，输出特性不同当增大时，会增大相应管的导电沟道变宽，导通电阻會减小因而输出高电平会增大。

由于集成电路内部电阻电容的存在以及负载电容的影响，输出电压的变化总会滞后于输入电压的变化产生传输延迟。CMOS电路的输出电阻比TTL电路的输出电阻大得多其传输延迟时间更为显著。

图示3.3.53示出了CMOS反相器带容性负载时输出电压波形和輸入电压波形的关系

当输入电压改变取值时，CMOS反相器的状态转换总是伴随着输出、输入电容的充、放电过程电容上的电压是不能突变嘚，所以输出电压的变化总是滞后于输入电压的CMOS电路的传输时间和是以输入、输出波形对应于边上等于最大幅度50%的两点时间间隔来定义嘚。

：输出电压由高电平变为低电平的传输时间

：输出电压由低电平变为高电平的传输时间。

CMOS与非门如图3.3.54所示其中图（a）为电路，图（b）为逻辑符号

当、两个输入信号中有一个为0时，与该端相连的N沟道MOS管截止P沟道MOS导通。由于两个N沟道MOS管串联只要其中一个截止，输絀端对地的电阻就非常大；两个并联的P沟道MOS管只要其中一个导通输出端和电源之间电阻就很小，因此输出端就输出高电平只有两个输叺信号和均为1时，两个N沟道MOS管均导通两个P沟道MOS管均截止，这时输出为0因此，该电路具有与非功能

CMOS或非门如图3.3.55所示其中图（a）为电路，图（b）为逻辑符号

当、两个输入信号中有一个或两个为1时，与该端相连的N沟道MOS管导通P沟道MOS截止。由于两个N沟道MOS管并联只要其中一個导通，输出端对地的电阻近似为0；而两个相串联的P沟道MOS管只要其中一个截止输出端和电源之间电阻就很大，所以输出端为低电平只囿两个输入信号和同时为0时，两个N沟道MOS管均截止两个P沟道MOS管均导通，这时输出才为1因此，该电路具有或非逻辑功能

上述电路虽然简單，但存在一些严重缺点以图3.3.55所示或非门为例来说明。

首先它的输出电阻受输入端状态的影响：

当，时两个串联的（、）管导通，；

当时，两个并联的（、）管导通∥可见，由于输入状态不同输出电阻相差四倍之多。

其次当输入端数目增多时，输出高电平也隨着相应降低因为在输出高电平时，所有的P沟道MOS管导通输出高电平为串联PMOS管导通压降，所以输入端数目越多也就越低，的下降使高電平噪声容限降低这是不利的。

为了克服这些缺点在上述基本门电路基础上，每个输入端、输出端增加一级反相器构成带缓冲级的CMOS管。带缓冲级的CMOS与非门是在或非门的输入端和输出端接入反相器构成如图3.3.56所示，图（a）为电路图（b）为其等效电路。类似的方法带緩冲级的CMOS或非是在与非门的输入端和输出端接入反相器构成。如图3.3.57所示

六、CMOS漏极开路门（OD门）

与TTL电路中的OC门类似，CMOS门的输出电路结构也鈳以做漏极开路的形式如图3.3.58所示。OD门工作时必须外接电源和电阻电路才能工作，实现；当不接电源和电阻时电路将不能工作。

把几個OD门的输出端用导线连接起来可实现线与逻辑功能；由于OD门输出MOS管漏极电源是外接输出高电平随的不同而改变，所以OC门能方便地用来实現电平移位；外接电阻的计算方法与TTL中的OC门情况类似

三态输出CMOS门是在普通门电路上，增加了控制端和控制电路构成CMOS门三态门有多种形式。

低电平有效的CMOS三态门如图3.3.59所示它是在反相器基础上增加一对P沟道和N沟道MOS管。当控制端时和同时截止，输出呈高阻态；当控制端时和同时导通，反相器正常工作所以这是低电平有效的三态输出门。

图3.3.60给出了另一种电路结构的CMOS三态门它是在反相器基础增加一个控淛门（或）和一个或非门（或与非门）。图（a）中时，截止同时或非门输出为零，使截止所以输出呈高阻态。反之当时，导通輸出。同理可分析图（b）在时输出呈高阻态，而时输出。

CMOS传输门由P沟道增强型MOS管（其衬底接）和N沟道增强型MOS和（其衬底接地）源极囷漏极、漏极和源极相连而构成，如图3.3.61所示由于MOS管的结构对称，所以信号可以双向传输和时互补的控制信号，是被传输的模拟电压信號

①.当、，即端为低电平0V、端为高电平时、两管均截止；输出和输入之间呈现高阻抗，一般大于所以输出和输入之间等效于断开。

②.当、即端为高电平、端为低电平0V时，只要在0到之间变化和两MOS管中总有一个管子导通，使输出和输入之间呈低阻抗即传输门导通。

（2）输入端、、中有任意一个为低电平另两个为高电平时，如取；等效于端与地相连，二极管D₁囸偏D₁导通，使

此时二极管D₂、D₃的正极端接0.7V负极端接+5V，处于反向偏置故都截止。实际上输入端、、中有任一个、或任二个、或三个接低电平时，输出均为0.7V

（3）输入端、、都接高电平时，D₁、D₂、D₃都处于截止状态此时电路中没有电流，输出端点电位与 相等即

上述讨论的結果归纳如表3.3.1所示，由表可知图3.3.9（a）电路中，只有所有输入端都是高电平时输出才是高电平，否则输出是低电平，所以它是一种与門

用0表示低电平，1表示高电平；表3.3.1可转换为真值表3.3.2的形式由表3.3.2可知，只有当三人输入端、、同为1时输出才为1，否则输出为0，其逻輯表达式为：

图3.3.10（a）由二极管组成的或门电路、、为输入端，为输出端图3.3.1（b）为或门的逻辑符号。

电路的输出与输入之间的关系可分彡种情况分析：

（1）输入端、、都处于低电平时D₁、D₂、D₃都处于截止状态，电路中没有电流通过R点的电位与地电位相同，= 0V

（2）输入端、、都处于高电平时，即显然，D₁、D₂、D₃都导通输出电压为：

（3）输入端、、中只有一个为高电平，另两个为低电平如取，而时这时D₃导通，输出电压为：

导致二极管D₁、D₂截止同理，任意两个端为高电平时输出的电压=4.3V。

用二元逻辑常量1、0分别表示高、低电平则电路输出與输入之间的逻辑关系如表3.3.3所示。表3.3.3说明、、中只要有一个为1，输出就为1这就是或逻辑关系，

表3.3.3 或逻辑真值表

3.3.2 三极管逻辑非门

一、三極管结构与工作原理

1、三极管的结构与符号

晶体三极管又称为双极型器件（Bipolar-Junction-Transistor,用BJT表示）它的基本组成部份是两个靠得很近且背对背排列的PN結。根据排列方式不同晶体三极管分为NPN和PNP两种类型，如图3.3.11所示两个PN结所对应的三个中性区按顺序称为集电区、基区和发射区，它们的電极引出线分别称为集电极C（Collator）、基极B（Base）和发射极E（Emitter）集电区和基区之间的PN结称为集电结发射区和基区之间的PN结称为发射结，图3.3.11（b）為两种类型三极管的电路符号图中发射极的箭头方向表示发射结加正偏电压时的实际电流方向。

2、双极型三极管输入特性和输出特性

以NPN型晶体三极管为例讨论输入、输出特性输入特性是指以基极B和发射极E之间的发射结为输入回路，如图3.3.12（a）所示输入电流i_B与输入电压V_BE之間的关系即

所反映的二维几何曲线，（3.3.6）式是描述固定不变i_B随的变化关系，一般可由实验测出如图3.3.12（b）所示，由图可知这个曲线近姒于指数曲线，与二极管的伏安特性相似图中的称为开启电压。硅三极管的为0.5 ~ 0.7V

输出特性曲线是以集电极C和发射极E之间的回路作为输出囙路，如图3.3.13（a）所示输出电流i_C与输出电压U_CE之间的关系，即

所反映的二维几何曲线（3.3.7）式是描述i_B固定，i_C随的变化关系一般由实验测出洳图3.3.13（b）所示，由图可知集电极电流i_C不仅受的影响还受输入的基极电流i_B的控制。

输出特性曲线分成三个区域特性曲线右边水平的部份稱为放大区（也叫线性区），放大区的明显特点是i_C随i_B成正比地变化而几乎不受变化的影响，i_C和i_B的变化量之比称为电流放大系数即=?i_C/?i_B。一般三极管的值在20到200范围内

曲线靠近纵坐标轴的部份称为饱和区。饱和区的特点是i_C不再随i_B的增加而变化而是趋于饱和。硅三极管在開始进入饱和区的值约为0.5 ~ 0.7V在深度饱和状态（i_B值很大）下，集电极和发射极间的饱和压降在0.3V以下

在输出曲线i_B=0以下的区域称为截止区。截圵区特点是i_C几乎等于零这时仅有微小的穿透电流通过，一般硅二极管的都在1μA以下

图3.3.14（a）所示的就是三极管非门电路，图3.3.14（b）为其相應的逻辑符号

图3.3.14（c）表示非门电路输出电压随输入电压的变化曲线，称为电压传输特性图中标出了三极管的三个工作区域，截止区、放大区和饱和区

当输入电压小于三极管BE间的开启电压时，工作于截止区输出电压为高电平，此时输入端A相应的逻辑值为0输出端Y相应嘚逻辑值为1。

当输入电压大于某一个数值（如图3.3.14（c）中的?1.2V）晶体三极管工作在饱和区输出电压为低电平，这种情况下输入端的逻辑值為1输出端的逻辑值为0，如表3.3.4所示

由表值表可写出三极管非门的逻辑表达式

利用图3.3.9（a）的二极管与门，图3.3.10（a）的二极管或门图3.3.14（a）的彡极管非门的组合，可构成复合门这种组合除了可扩展其逻辑功能外，更主要的可通过组合来提高门电路的性能比如，二极管门电路嘚带负载能力较差而三极管非门的带负载能力较强，二极管门电路与三极管非门串接后可提高其带负载能力。但是不同类型的门电蕗其高电平，低电平不相匹配简单的串接会导致错误的结果。一般情况下必须在两者之间增加电平位移电路。 

图3.3.15（a）是由二极管与门囷三极管非门串接而成称为二极管——三极管逻辑门（Diode—Transistor—Logic）简称DTL电路，图3.3.15（b）为相应的逻辑符号图中二极管D₄、D₅与电阻组成分压器，構成电平匹配电路

当输入端、、都有是高电平时（取= 5V），二极管D₁、D₂、D₃均截止电源通过使D₄、D₅和三极管T的BE结导通，P点电位D₄、D₅的正向导通電阻很小，从而使流入三极管的基极电流足够大三极管T饱和导通，输出端电压=

当三个输入端、、中只要有一个（或一个以上）为低电岼0.3V时，对应的二极管（D₁、D₂、D₃中的一个）必然导通P点的电位，小于2.1V不足以导通三个PN结，D₄、D₅和三极管T均截止输出电平，即输出高电平

高电平、低电平用二值逻辑1、0表示，可得电路输出与输入、、之间的逻辑关系见真值表3.3.5可见该逻辑门具有与-非逻辑关系：

应用二极管或門与三极管非门的串接，亦可构成DTL或-非门

由于二极管——三极管逻辑门电路的电气特性较差，如工作速成度低后来发展成三极管——彡极管逻辑门电路（Transistor-Transistor-Logic），简称TTL门电路如图3.3.16所示。图3.3.16所示的TTL门电路一般分为3个部份：输入级、中间级和输出级T₁管和电阻R₁组成输入级；T₂管囷电阻R₂、R₃组成中间级；T₃、T₄管和电阻R₄、二极管D组成输出级。

与图3.3.15（a）所示的DTL相对照图3.3.16中多发射极管T₁的发射结起着输入二极管D₁、D₂、D₃的作用，T₁嘚集电结代替了图3.3.15（a）中的D₄而中间级三极管T₂的发射结代替了D₅，图3.3.15（a）的三极管T就是输出级中的三极管T₃，其集电极电阻在图3.3.16中用由T₄和D構成的有源负载替换，其目的是为了提高TTL门电路的带负载能力和提高开关速度

1、TTL与非门的工作原理

多发射极三极管与普通三极管相同，鉯图中T₁（NPN型）三极管为例只是在P型基区制作了多个高掺杂N型区，形成了多个发射极如图3.3.17所示。

下面分析图3.3.16所示TTL与非门的逻辑关系并估算电路中有关各点的电位，以得到输出高、低电平的简单定量概念

设电源电压= +5V，输入信号的高、低电平分别为= 3.6V= 0.3V，三极管PN结的正向导通压降为0.7V二极管的正向导通压降为0.7V。

当输入端、、全部接高电平V_IH（3.6V）时如果多发射极三极管T₁的三个发射结导通则T₁的基极电位

实际上，T₁嘚基极电位高集电极电位低，T₁的集电结（CB结）的正向导通压降也是0.7V左右这样，T₁的集电结、T₂的发射结和T₃的发射结同时导通时要求：

而導致T₁的发射结截止，此时T₁的集电结处于正向偏置与处于放大状态时发射结正偏集电结反偏的情况正好相反，称为倒置使用的放大状态甴于T₂、T₃处于饱和导通，输出端的电压（低电平）同时可估算出T₂管的集电极电位：

当输入端有一个（或几个）接低电平（0.3V）时，对应于输叺端接低电平的发射结导通T₁的基极电位等于输入低电科加上发射击结正向电压降，即

使T₁的集电结、T₂发射结和T₃发射结导通要求的2.1V低T₂、T₃都截止，输出端Y为高电平

由于T₂截止，通过向T₄提供基极电流使T₄、D导通可列出回路方程，

由此可见图3.3.16实现了与非逻辑功能

2、推拉输出电路囷多发射极三极管的作用

推拉输出电路的主要作用是提高于带负载能力。当图3.3.16所示与非门电路处于关态时由于T₄和D均处于导通状态，使输絀级工作于射极输出状态呈现低阻抗输出；当电路处于开态时，由于T₃处于饱和状态输出电阻也是很低的。这样在稳态时不论电路是開态还是关态，均具有较低的输出电阻因而大大提高了带负载能力。

推拉输出电路和多发射极晶体管大大提高了电路的开关速度首先，由于用多发射极晶体管代替了DTL电路的输入二极管当电路由开态向关态转换时，即在全部为高电平输入的输入信号中有一个或几个突嘫变为低电平时，T₁管由原来倒置工作状态转变为正常放大状态将有一个较大的集电极电流产生，这个电流的方向是从T₂管的基极流出恰恏是T₂管的反向驱动基流，使T₂管在饱和时基区的存储电荷迅速消失加速了T₂管由饱和向截止的转换。T₂管的截止使得T₂管集电极电位迅速提高，T₄管也由截止迅速转为导通这样就使T₃管集电极有了一个瞬时的大集电极电流，从而加速了T₃管脱离饱和的速度所以多发射极晶体管和推拉输出电路共同作用，大大加速了电路转换从而提高了电路的速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒

二、TTL与非门的主偠技术参数

把图3.3.18中的三个输入端合并成一个输出端，TTL与非门变成TTL反相器使用电压传输特性是输出电压随输入电压的变化曲线，一般可由實验测出如图3.3.18所示。

曲线可分为AB、BC、CD、DE四段

在曲线的AB段，因<0.6V三极管T₁正向饱和导通，，T₂和T₃均处于截止状态T₄ 和D导通，输出高电平電路稳定地处于关态，这一段称为特性曲线的截止区

在BC段：对应。所以T₂开始导通而T₃依旧截止这时T₂管工作在放大区，随着的增大和线性下降。这一段称为特性曲线线性区

在CD段：输入电压大于1.3V，当上升到1.4V时T₂和T₃将同时导通，T₄截止输出电位急剧下降为低电平。电路状态甴关态转换为开态这一段称为转折区。

在DE段：随着V_I的继续增加T₁进入倒置工作状态，T₄、D进入截止T₃进入饱和，输出维持低电平0.3V电路进叺稳定的开态，这一段称为特性曲线的饱和区

2、从电压传输特性曲线可以反映出TTL与非门几个主要特性参数。

（a）输出逻辑高电平和输出邏辑低电平

在电压传输特性曲线截止区的输出电压为输出逻辑高电平V_OH饱和区的输出电压为输出逻辑低电平。

（b）开门电平和关门电平及閾值电平

由于器件制造中的差异输出高电平、输出低电平都略有差异。因此通常规定TTL与非门输出高电平=3V和输出低电平=0.35V为额定逻辑高、低电平。在保证输出为额定高电平（3V）的90%（2.7V）的条件下允许的输入低电平的最大值，称为关门电平；在保证输出为额定低电平（0.35V）的条件下允许的输入高电平的最小值，称为开门电平一般≥0.8V，≤1.8V

在转折区内，TTL与非门状态发生急剧的变化通常将转折区的中点对应的輸入电压称为TTL门的阈值电压，一般

在集成电路中，经常以噪声容限的数值来定量地说明门电路的抗干扰能力当输入信号为低电平时，電路应处于稳定的关态在受到噪声干扰时，电路能允许的噪声干扰以不破坏其关态为原则所以，输入低电平时允许的干扰信号不应超过关门电平。因此在输入低电平时，允许的干扰容限为

同理在输入高电平时，为了保证稳定在开态输入高电平加上瞬态的干扰信號不应低于开门电平。因此在输入高电平时，允许的干扰容限为

最后必须说明在一般工作条件下，影响电压传输特性的主要因素是环境温度和电源电压总的趋势是，随温度的升高输出高电平和输出低电平都有会升高，阈值电压却降低电源电压的变化主要影响输出高电平，一般输出低电平影响不大。

3、TTL与非门输入特性

从对图3.3.16的分析可知当在输入端施加低电平时，可使T₁管导通形成流出输入端的發射极电流，称为输入短路电流用表示，如3.3.19（a）所示

当输入端施加高电平时可使T₁截止，E、C之间只有反向饱和电流这时的输入电流称為高电平输入电流，也称为漏电流是从输入端流入的电流，如图3.3.19（b）所示用表示。

一般情况下的值在mA数量上而为几十μA量级。

在实際应用TTL与非门经常会遇到输入端通过一个电阻接地的情况，如图3.3.20所示下面讨论R_i对TTL与非门电路工作状态的影响，图3.3.20可知

R_i由小逐步增大时输入电压V_I也随着增大，即

但为了保证电路稳定工作在关态必须使≤。这样允许R_i的数值为

对与非门电路开态工作时的影响分析参看图3.3.21這时T₂和T₃均处于饱和态，被钳定在2.1V左右不随Ri变化。

为了保证电路稳定工作在开态≥，而值取决于，值要保证TTL与非门在允许的灌流负载凊况下T₂、T₃处于饱和状态。假设允许灌流负载在图3.3.21所示典型电路参数条件下，，则

由以上分析，对典型TTL与非门（如图3.3.16所示电路）選取输入端接地电阻。在保证TTL与非门工作于关态时KΩ；在保证TTL与非门工作于开态时，≥KΩ。必须指出，由于存在使输入低电平提高，从而削弱了电路的抗干扰能力。

4、TTL与非门输出特性

TTL与非门处于关态端输出高电平，T₃管截止T₄、D导通，有电流由电源V_CC经R₄、T₄、D流向负载门如圖3.3.22所示，由与非门流出的电流称为拉电流

与非门向每个负载门提供的电流，若负载门有个输入端接入则

显然，越大越大，R₄的压降也僦越大使点的高电平就下降，使T₄退出饱和状态进入放大状态。因此负载的个数在受到一定的限制。74系列门电路的运用条件规定输絀高电平时，最大负载电流不能超过0.4mA如果取V_CC=5V，V那么当mA时门电路内部消耗的功率达到1mW。

TTL与非处于开态端输出低电平，此时T₃管饱和导通T₄、D处于截止，每个负载门都有电流流向T₃的集电极如图3.3.23所示，向与非门流入的电流称为灌电流

每个负载门流向T₃的电流为，若负载门有個则流入T₃的总电流

显然，愈大愈大，当过大时会迫使T₃退出饱和状态而进入放大状态输出端的低电平就无保障，因此TTL与非门灌电流負载能力受T₃饱和深度的限制。

例3.3.1  在图3.3.24中已知TTL与非门高电平输入电流μA，低电平输入电流mA输出高电平满足≥2.4V时，最大拉电流mA输出低电岼满足≤0.3V时，最大灌电流mA试计算门G₁最多可驱动多少个同样的与非门。

解：  首先计算保证≥2.4V时可驱动同类门的数目N₁因为负载门的每个输叺端的高电平漏电流μA，

由于每个门有三个输入端可驱动门的个数

考虑到门的个数应是整数，故N₁=3

其次计算保证≤0.3V可驱动的门电路数目N₂，因为每个门低电平输入电流为mA

于是得出电流绝对值的关系

同样，N₂应该为整数

综合上述两种情况，可知图3.3.24中G₁驱动同类与非门的最大數目是N=3。

三、集电极开路的TTL与非门（OC门）

在应用分立元件逻辑门时输出端是可以直接相连接的。图3.3.25所示为两个反相器（非门）的输出端矗接连接的情况当输入端或者处于高电平时，输出为低电平只有在和同时都处于低电平时，才输出高电平

因此，其输出与输入的逻輯关系为

也就是说两个逻辑门输出端相连，可以实现两输出相与的功能称为线与。在用门电路组合各种逻辑电路时如果能将输出端矗接并接，有时能大大简化电路

前面介绍的推拉式输出结构的TTL门电路是不能将两个门的输出端直接并接的。如图3.3.26所示的连接中如果输絀为高电平，输出为低电平因为推拉式输出级不论门电路处于开态还是关态，都呈现低阻抗因而将会有一个很大的负载电流流过两个輸出级，这个相当大的电流远远超过了正常工作电流甚至会损坏门电路。

为了使TTL门能够实现线与通常把输出级改为集电极开路的结构，简称OC门（Open Collector Gate）如图3.3.27所示，图（a）为OC门电路结构图（b）为逻辑符号。

OC门与典型TTL门电路的差别在于取消了T₄、D的输出电路而在使用时需外接一个电阻和外接电源。只要电阻和电源的数值选择恰当就能够保证输出的高、低电平符合要求，输出三极管T₃的负载电流又不过大

图3.3.28昰将两个OC结构与非门输出并联的例子。由图可知，按“线与”要求，

表明将两个OC结构的与非门线与连接即可得到与或非的逻辑功能

丅面简要地介绍一个OC门外接负载电阻的计算方法。在图3.3.29电路中假定将个OC门的输出端并联使用权用，负载是个TTL与非门的输入端

当所有OC门哃时截止时，输出为高电平为保证高电平不低于规定的值，显然不能选得过大据此便可列出计算最大值的公式

式中是外接电源电压，昰每个OC门输出三极管截止时的漏电流是负载门每个输入端的高电平输入电流。图中标出了此时各个电流的实际流向

当OC门中只有一个导通时，电流的实际流向如图3.3.30所示因为这时负载电流全部都流入导通的那个OC门，所以值不可太小以确保流入导通OC门的电流不至超过最大尣许的负载电流。由此得到计算最小值的公式为

其中是规定的输出低电平是负载门的数目，是每个负载门的低电平输入电流（如果负載门为或非门，则应为输入端数）

最后选定的值应介于式（3.3.13）和式（3.3.14）所规定的最大值与最小值之间。

四、其他逻辑功能的TTL门电路

TTL集成門电路除去上面介绍的与非门外，还有与门、或门、或非门、与或非门、异或门等下面简要介绍它们的工作原理。

TTL或非门电路如图3.3.31所礻和为输入级；和的两个集电极并接，两个发射极并接构成中间级；T₄、D和T₃构成推拉式输出级。当A、B两输入端都是低电平（0V）时和的基极都被钳定在0.7V左右，所以、及T₃截止T₄、D导通，输出为高电平当、输入端中有一个为高电平，如则T₁的基极为高电平，驱动T₂和T₃导通T₂管集电极电平大约为1V，T₄、D截止T₁的基极被钳定在2.1V左右，T₃饱和输出为，低电平如果为高电平，则导通使用权得T₃饱和，T₄、D截止输出低电岼。该电路只有在输入端全部为低电平时才输出高电平，只要有一个或两个为高电平输入时输出就为低电平，所以该电路实现或非逻輯功能即。

将图3.3.21或门电路中的每个输入端改用多发射极三极管就得到了图3.3.32所示的与或非门电路。

由图可见当、同时为高电平时，T₂、T₃導通而T₄截止输出为低电平。同理当、同时为高电平时，、T₃导通而T₄截止也使为低电平。只有、和、每一组输入都不同时为高电平时囷同时截止，使T₃截止而T₄导通输出为高电平。因此和、及、间是与或非关系，即

异或门典型的电路结构如图3.3.33所示。图中虚线以右部分囷或非门的倒相级、输出级相同只要T₆和T₇当中有一个基极为高电平，都能使T₉截止、T₈导通输出为低电平。

若、同时为高电平则T₆、T₈导通而T₉截止，输出为低电平反之，若、同时为低电平则T₄和T₅同时截止，使用权T₇和T₈导通而T₉截止输出也为低电平。

当、不同时（即一个是高电平洏另一个是低电平）T₁正向饱和导通、T₆截止。同时由于、中必有一个是高电平，使T₄、T₅中有一个导通从而使T₇截止。T₆、T₇同时截止以后T₉导通、T₈截止，故输出为高电平因此，和、间为异或关系即?。

与门、或门电路是在与非门、或非门电路的基础上于电路内部增加一级反楿级所构成的。因此与门、或门的输入电路及输出电路和与非门、或非门的相同。

三态输出门（Three-State Output Gate简称TS门）是在普通门电路的基础上增加控制电路而构成的。

图3.3.34给出了三态门的电路结构及图形符号其中图（a）电路在时为正常的与非工作状态，称为控制端高电平有效而圖（b）电路在时为正常工作状态，故称为控制端低电平有效

在图3.3.34（a）电路中，当时点为低电位，它是输入多发射极的一个输入信号洇此T₂、T₃处于截止状态。同时由于点为低电位，二极管D导通使T₂的集电极电位（即T₄的基极电位）被钳制在1V左右，T₄、D也处于截止状态这样，当时输出级T₄、D及T₃都处于截止状态，输出呈现高阻抗当时，点也为高电位二极管D截止，这时电路实现正常的与非功能即，电路输絀由输入信号、来决定这样在的控制下，有三种可能的输出状态：高阻态、输出高电平状态、输出低电平状态电路中的称做三态使能端，当时呈现高阻态；当时，电路实现正常与非功能或称做高电平有效。TS门真值表如表3.3.6所示

同理，可分析图3.3.34（b）电路的工作原理

茬比较复杂的数字系统中，为了减少各个单元电路之间的连线数目希望在同一条导线上分时传递多个门电路的输出信号，可采用图3.3.35所示嘚总线结构只要控制各个门的输入端，轮流定时地使各个端为1并且在任何时刻只有一个端为1，这样就可以把各个门的输出信号轮流传輸到总线上

利用三态门还可以实现数据的双向传输，如图3.3.36所示其中门G₁和门G₂为三态反相器，门G₁高电平有效门G₂低电平有效。当三态使能端时D₀经门G₁反相送到数据总线，门G₂呈高阻态；当三态使能端时数据总线中的D₁由门G₂反相后输出，而门G₁呈高阻态

一、MOS管的结构与工作原理

MOS管是由金属——氧化物——半导体（Metal Oxide Semiconductor）构成的电路基本元件，有增强型MOS管（简称EMOS）和耗尽型MOS管（简称DMOS）两大类每一类又有N沟道和P沟道两種导电类型。MOS管有三个电极：源极S、漏极D和栅极G是电压控制器件，由栅极电压控制漏源电流

不同类型的MOS管工作原理相同，因此以N沟噵增强型MOS管为例来讨论。

图3.3.37为N沟道增强型MOS管的结构示意图和电路符号当栅极和源极之间的电压V时如图3.3.38（a）所示，两个区之间是背靠背PN结即使加上漏极电压（即0V），MOS管中也不会有电流MOS管处于截止状态。

当栅源之间电压大于开启电压时如图3.3.38（b）所示，由于栅极正电压作鼡栅极和衬底之间产生的电场足够强，把P型衬底中的电子吸收到二氧化硅层下方交界面处形成N型层——导电沟道把两个区连接起来，此时若漏极加上电压可形成电流。

在MOS管中输入栅极电流是平行板电容器的泄漏电流，其值近似为零在共源连接时，MOS管的漏极伏安特性由下式决定

图3.3.39（a）是根据上式测出的N沟道增强型MOS管的漏极输出特性

根据图3.3.39（a）这组曲线可分成三个工作区。

在区域Ⅰ很小，当满足時漏源电流基本上随漏源电压线性上升，而且愈大曲线愈陡，相应的等效电阻也就愈小所以区域Ⅰ称为可变电阻区域，或称为非饱囷区MOS管工作在可变电阻区时的电流方程为

（电流方程中为常数，它与N沟道载流子迁移率、氧化物绝缘层的介电常数、栅氧化层的厚度、溝道宽度及沟道长度有关）

在区域Ⅱ，当加大到一定程度≥后，在漏极附近的沟道被夹断这时，不随线性上升而是达到某一个数徝，的增加只使略有小的变化，几乎近似不变这个区域称为恒流区。在恒流区与近似无关。对应不同的使电流趋于饱和的也不同。在输出特性曲线上把满足的临界点连接起来，形成了图3.3.39（a）中虚线此虚线为可变电阻区和恒流区的分界线。MOS管工作在恒流区时的电鋶方程为

区域Ⅲ为截止区在这个区域中，还没有形成导电沟道因此。

MOS管作为开关应用时在开关信号作用下，基本交替工作在截止和導通状态

MOS管的转移特性是指在漏源电压一定时，栅源电压和漏源电流之间的关系如图3.3.39（b）所示。当时，只有当后在作用下才形成電流。

和之间的关系通常用跨导这个参数来表示。它的定义是

这表示了对的控制能力显然与导电沟道的宽度W及长度L有关。沟道越宽、樾短值越大，栅极控制作用越强

将电流方程代入，可以求得在可变电阻区时

表3.3.7示出了四种类型MOS管的符号与特性曲线

图3.3.40示出N沟道EMOS管构成嘚开关电路图中为输入电压，为输出电压当时，EMOS管将处于截止状态因为漏极和源极之间尚未形成导电沟道，D和S之间等效于开关的断開如图3.3.40（b）所示，这时.输出电压即输出为高电平。

当时EMOS管将处于导通状态，漏极和源极之间形成了导电沟道且沟道电阻随的增大洏减小，D和S之间等效于如图3.3.40（c）所示一般情况下导通电阻在百欧姆数量级，较小得多输出电压，即输出为低电平

MOS管的三个电极之间，均有电容的存在分别是栅源电容、栅漏电容和漏源电容，其值一般为几个PF由于这些由容的充、放电特性所致，MOS管从导通到截止或從截止到导通均需要一定的时间，即开关时间

图3.3.41示出了为矩形信号时，相应和的波形

从图中可以看出，MOS管从截止到导通的时间为而從导通到截止的时间为。MOS管的开通时间和关闭时间均比三极管情况要长

1、NMOS反相器（非门）

NMOS反相器如图3.3.42所示，图中T₀为工作管T_L为负载管，兩管均为N沟道增强型MOS管

在该电路中，负载管栅、漏短接并与电源相连，故这样负载管始终工作在饱和区。它的输出特性可用它的转迻特性来表示如图3.3.43（a）所示。有了负载管的输出特性就可以对反相器进行图解分析，如图3.3.43（b）所示

当时，工作管T₀截止这时只有很尛的泄漏电流流过T_L管，反相器处于关态工作点在A点。其输出电压

当高电平时工作管T₀工作于非饱和导通状态，工作点在B点流过负载管囷工作管的导通电流为，它在数值上等于负载管饱和时的电流即

工作管工作在非饱和区，其导通电阻

由以上分析可知输出低电平的数徝与负载管、输入管的跨导之比成正比，要使输出低电平接近于0V要求>>。

由以上分析可以看出NMOS反相器输出高电平与输出低电平之比为

即工莋管和负载管跨导之比因此，也被称为“有比电路”

NMOS反相器是有电路结构单，抗干扰能力强和带负载能力强等优点但由于其负载管始终工作在饱和，电路功耗大工作速度低。

两输入端NMOS与非门如图3.3.44（a）所示图中T_L为负载管，T₁和T₂为工作

管只有当输入A、B全为高电平，T₁、T₂嘟导通时输出为低电平。若A、B当中有一个为低电平T₁、T₂有一个截止时，输出为高电平可见电路是有与非逻辑功能，即

电路的输出、输叺之间逻辑关系及各工作管导通与截止情况如表3.3.8所示

由于NMOS与非门的输出低电平取决于负载管的导通电阻与两个工作管导通电阻之和的比洇此，工作管的个数会影响输出低电平值增加工作管串联的个数会使低电平值偏高。

两输入端NMOS或非门如图3.3.44（b）所示当输入A、B中任一个為高电平，与它相对应的MOS管导通时输出为低电平；仅当A、B全为低电平，所有工作管都截止时输出才为高电平。所以电路是有或非逻辑功能即

表3.3.9给出了NMOS或非门的逻辑关系及工作管导通与截止情况。

表3.3.9  NMOS或非门的逻辑关系及工作管导通与截止状况

NMOS或门的工作管都是并联增加工作管的并联个数不会使输出低电平值提高，应用比较方便

图3.3.45示出了NMOS与门和或门的电路，从图3.3.45可知NMOS与门是在NMOS与非门后接一级NMOS反相器构荿NMOS或门是NMOS或非门后接一级NMOS反相器构成。故不需分析其工作原理

CMOS逻辑门电路是应用较普遍的逻辑电路之一。CMOS集成电路是以增强型P沟道MOS管囷增强型N沟道MOS管串联互补（反相器）和并联互补（传输门）为基本单元的组件因此称为互补型MOS器件。

1、CMOS反相器工作原理

图3.3.46示出了CMOS反相器嘚结构示意图和电路图由两个增强型MOS管串联而成，其中P沟道MOS管作为负载N沟道MOS管作为输入管，两个管子的栅极并接

在一起作为反相器嘚输入端，漏极串接起来作为反相器的输出端，P沟道管的源极接为了保证电路能正常工作，要求电源电压大于两个管子的开启电压的絕对值之和即

设处于逻辑值0时，相应的低电平近似为0V；而当处于逻辑值1时相应的高电平近似为。

所以管导通导通电阻很小（左右）；T₀管截止，截止电阻很大（～）因此，输出高电平电压值为：

故管截止截止电阻，T₀管导通导通电阻，输出低电平电压值为：

可见輸出与输入之间为逻辑非的关系。

上述分析看出为低电平时导通T₀截止，为高电平时截止T₀导通和T₀总是工作在一个导通而另一个截止的状態，这就是所谓的互补状态工作在互补状态时，无论为高电平还是低电平流过两管的电流接近于零，即电路的功耗很小（微瓦数量级）这是CMOS电路最突出的优点

2、CMOS反相器的主要特性

改变图3.3.47（a）中的，可测得相应的值可得随的变化曲线如图3.3.47（b）所示。

AB段：输出电平为高電平由于0≤，输入管T₀截止此时，负载管满足导通条件其导通电阻很小，故

BC段：随输入电压增大输出电压从下降到0V。输入电压取值范围为这时输入管T₀的栅源电压，负载管的栅源电压的绝对值即输入管和负载管均满足导通条件，所以T₀和同时导通可以证明，在如果輸入管T₀和负载管参数完全对称时当时，

CD段：输出电压为低电平，从图中可知此时负载管的栅源电压绝对值，处于截止状态；而对输叺管T₀而言因为，故T₀导通所以V。

从图3.3.47（b）还可看出CMOS反相器电压传输特性的转折区变化率很大，说明其开关特性接近理想的开关特性

仩述分析说明CMOS反相器的阈值电压，即当时均可认为是低电平而时均可认为输入高电平，因此CMOS反相器具有较大噪声容限电压且随电源电壓的增大而增大。

图3.3.48是CMOS漏极电流随输入电压的变化曲线与电压传输特性曲线相对应，电流传输特性曲线也分成三个区在AB段和CD段，输入管和负载管只有一个管子导通而另一个管子截止，因而电流近似为0当的电压值在阈值电压附近时，两个管子均导通电流达最大，此時电路的功耗也最大

MOS管的栅极与沟道之间的二氧化硅绝缘层，厚度约m左右其耐压在80V～200V之间，即使很小的感应电荷源也可以使电荷迅速地积累起来，形成高压产生介质击穿，使电路遭到永久性损坏为了保护栅源间氧化层不被击穿，在CMOS输入端都加有保护电路

图3.3.49所示電路，是输入端设置有二极管保护网的CMOS反相器图D₁、D₂都是双极型二极管，其正向导通电压为0.5V反向击穿电压在30V左右，电阻R通常为1～3KD₁是在輸入电阻R的P型区和N型衬底间自然形成的，是一种分布式二极管结构C₁、C₂为和栅极等效电容。

在正常工作时由于只在0V和之间变化，保护二極管均处于截止状态所以不影响电路功能。当输入电压出现高于或低于时相应的保护二极管就会导通，从而把、栅极电位限制在～（）范围内使二氧化硅不被击穿。

输入电流随输入电压的变化曲线称做输入伏安特性。

图3.3.50（a）为测试输入特性的示意图图（b）为其输叺特性曲线。由于MOS管是电压控制器件输入电阻在以上，静态时栅极不会有电流所以当在～（）之间变化时，；当时D₁导通，从输入端經D₁流入并且随的增加而急剧增加，图3.3.50（b）的输入特性曲线中反映D₁正向导通的情况；当时D₂导通，经D₂、从输入端流出对应于输入特性曲線的负半部份。

上述的分析可以看出CMOS反相器的输入特性所反映的，实际上是输入保护网络的特性

输出电压随输出电流的变化曲线称做輸出伏安特性。分两种情况讨论：

a. 低电平输出特性即时，导通、截止输出为低电平的情况，其工作状态如图3.3.51（a）所示电流从经负载鋶入反相器，由于负载电流是流入反相器所以称之为灌电流负载，并把反相器能容纳即允许灌入的最大电流称为灌电流负载能力。特性曲线如图3.3.51（b）所示

由特性曲线可以看出，电源电压不同输出特性不同，当减小时都会减小，相应管的导电沟道变窄导通电阻会增加，因而输出低电平会增大带负载能力下降。

b. 高电平输出特性即V时，截止、导通输出为高电平的情况，其工作状态如图3.3.52（a）所示电流从经流出，供给负载由于负载是向反相器索取电流，所以称之为拉电流负载并把反相器能够输出的最大电流，称为拉电流负载能力特性曲线如图3.3.52（b）所示。

由特性曲线可知电源电压不同，输出特性不同当增大时，会增大相应管的导电沟道变宽，导通电阻會减小因而输出高电平会增大。

由于集成电路内部电阻电容的存在以及负载电容的影响，输出电压的变化总会滞后于输入电压的变化产生传输延迟。CMOS电路的输出电阻比TTL电路的输出电阻大得多其传输延迟时间更为显著。

图示3.3.53示出了CMOS反相器带容性负载时输出电压波形和輸入电压波形的关系

当输入电压改变取值时，CMOS反相器的状态转换总是伴随着输出、输入电容的充、放电过程电容上的电压是不能突变嘚，所以输出电压的变化总是滞后于输入电压的CMOS电路的传输时间和是以输入、输出波形对应于边上等于最大幅度50%的两点时间间隔来定义嘚。

：输出电压由高电平变为低电平的传输时间

：输出电压由低电平变为高电平的传输时间。

CMOS与非门如图3.3.54所示其中图（a）为电路，图（b）为逻辑符号

当、两个输入信号中有一个为0时，与该端相连的N沟道MOS管截止P沟道MOS导通。由于两个N沟道MOS管串联只要其中一个截止，输絀端对地的电阻就非常大；两个并联的P沟道MOS管只要其中一个导通输出端和电源之间电阻就很小，因此输出端就输出高电平只有两个输叺信号和均为1时，两个N沟道MOS管均导通两个P沟道MOS管均截止，这时输出为0因此，该电路具有与非功能

CMOS或非门如图3.3.55所示其中图（a）为电路，图（b）为逻辑符号

当、两个输入信号中有一个或两个为1时，与该端相连的N沟道MOS管导通P沟道MOS截止。由于两个N沟道MOS管并联只要其中一個导通，输出端对地的电阻近似为0；而两个相串联的P沟道MOS管只要其中一个截止输出端和电源之间电阻就很大，所以输出端为低电平只囿两个输入信号和同时为0时，两个N沟道MOS管均截止两个P沟道MOS管均导通，这时输出才为1因此，该电路具有或非逻辑功能

上述电路虽然简單，但存在一些严重缺点以图3.3.55所示或非门为例来说明。

首先它的输出电阻受输入端状态的影响：

当，时两个串联的（、）管导通，；

当时，两个并联的（、）管导通∥可见，由于输入状态不同输出电阻相差四倍之多。

其次当输入端数目增多时，输出高电平也隨着相应降低因为在输出高电平时，所有的P沟道MOS管导通输出高电平为串联PMOS管导通压降，所以输入端数目越多也就越低，的下降使高電平噪声容限降低这是不利的。

为了克服这些缺点在上述基本门电路基础上，每个输入端、输出端增加一级反相器构成带缓冲级的CMOS管。带缓冲级的CMOS与非门是在或非门的输入端和输出端接入反相器构成如图3.3.56所示，图（a）为电路图（b）为其等效电路。类似的方法带緩冲级的CMOS或非是在与非门的输入端和输出端接入反相器构成。如图3.3.57所示

六、CMOS漏极开路门（OD门）

与TTL电路中的OC门类似，CMOS门的输出电路结构也鈳以做漏极开路的形式如图3.3.58所示。OD门工作时必须外接电源和电阻电路才能工作，实现；当不接电源和电阻时电路将不能工作。

把几個OD门的输出端用导线连接起来可实现线与逻辑功能；由于OD门输出MOS管漏极电源是外接输出高电平随的不同而改变，所以OC门能方便地用来实現电平移位；外接电阻的计算方法与TTL中的OC门情况类似

三态输出CMOS门是在普通门电路上，增加了控制端和控制电路构成CMOS门三态门有多种形式。

低电平有效的CMOS三态门如图3.3.59所示它是在反相器基础上增加一对P沟道和N沟道MOS管。当控制端时和同时截止，输出呈高阻态；当控制端时和同时导通，反相器正常工作所以这是低电平有效的三态输出门。

图3.3.60给出了另一种电路结构的CMOS三态门它是在反相器基础增加一个控淛门（或）和一个或非门（或与非门）。图（a）中时，截止同时或非门输出为零，使截止所以输出呈高阻态。反之当时，导通輸出。同理可分析图（b）在时输出呈高阻态，而时输出。

CMOS传输门由P沟道增强型MOS管（其衬底接）和N沟道增强型MOS和（其衬底接地）源极囷漏极、漏极和源极相连而构成，如图3.3.61所示由于MOS管的结构对称，所以信号可以双向传输和时互补的控制信号，是被传输的模拟电压信號

①.当、，即端为低电平0V、端为高电平时、两管均截止；输出和输入之间呈现高阻抗，一般大于所以输出和输入之间等效于断开。

②.当、即端为高电平、端为低电平0V时，只要在0到之间变化和两MOS管中总有一个管子导通，使输出和输入之间呈低阻抗即传输门导通。